静态随机存取存储器

静态随机存取存储器(SRAM)的优点是存取速度快，但存储密度和容量不如DRAM大。

1.基本的静态存储元阵列

SRAM用锁存器(触发器)作为存储元。只要直流供电电源一直加在这个记忆电路上，它就无限期地保持记忆的1状态或0状态。如果电源断电，则存储的数据(1或0)就会丢失。

任何一个 SRAM ，都有三组信号线与外部打交道：①地址线;②数据线;

③控制线。注意，读写操作不会同时发生。

地址译码器输出的选择线，称为行线，其作用是打开每个存储位元的输入与非门。当外部输入数据为1时，锁存器便记忆了1；当外部输入数据为0时，锁存器便记忆了0。

 

2.基本的SRAM逻辑结构

控制信号中 CS 非是片选信号， CS 非有效时（低电平)。 OE非为读出使能信号，OE 非有效时（低电平），当写命令 WE 非＝1时（高电平），储器进行读操作。写操作时，WE非=0。

逻辑图外特性:地址端，数据端，片选信号

 

3.SRAM读/写时序

 

 

当地址失效后，有效数据维持一段时间的原因：保证数据传输的可靠性

读周期=写周期(由时钟频率决定)

4.存储器容量的扩充

当单个存储器芯片的容量不能满足系统要求时，需要把多片存储器芯片组合起来，组成更大容量的存储器。所需芯片数为：d=设计要求的存储器容量/已知芯片存储容量。

位扩展

若给定的芯片的字数(地址数)符合要求，但位数较短，不满足设计要求的存储器字长，则需要进行位扩展，让多片给定芯片并行工作。三组信号线中，地址线和控制线公用而数据线单独分开连接。

 

字扩展

若给定的芯片存储容量较小(字数少)，不满足设计要求的总存储容量，则需要进行字扩展，让多片给定芯片分时工作。三组信号线中给定芯片的地址总线和数据总线公用，读写控制信号线公用，由地址总线的高位译码产生片选信号，让各个芯片分时工作。

字位扩展

若给定的芯片的字数和位数均不符合要求，则需要先进行位扩展，再进行字扩展。