m0_73671649-CSDN博客

原创 SRAM读/写时序

在写周期中，也是地址线先有效，接着片选信号CS有效，写命令WE有效(低电平)，此时数据总线I/O上必须置写入数据，在twp时间段将数据写入存储器。为了写入可靠，I/O线的写入数据要有维持时间hD，CS的维持时间也比读周期长。为了控制方便，一般取tRc=Iwc，通常称为存取周期。在读周期中，地址线先有效，以便进行地址译码，选中存储单元。为了读出数据，片选信号CS和读出使能信号OE也必须有效(由高电平变为低电平)。从地址有效开始经Ao(读出)时间，数据总线I/O上出现了有效的读出数据。

2023-03-15 09:54:18 2370

原创并行存储器

结构技术为了解决存储器与CPU 速度不匹配问题，需要改进存储器与CPU之间的连接方式，加速CPU和存储器之间的有效传输。例如，采用并行技术的双口存储器甚至是多口存储器，以及多体交叉存储器，都可以让CPU在一个周期中访问多个存储字。CPU和主存储器之间在速度上是不匹配的，这种情况成为限制高速计算机设计的主要问题。例如，前述的突发传输技术、同步DRAM技术和CDRAM技术等。例如，增加cache，采用虚拟存储器等。本节讲授双端口存储器和多体交叉存储器，前者采用空间并行技术，后者采用时间并行技术。

2023-03-15 09:47:43 137

原创 RISC机器的特点

尽管众多厂家生产的RISC处理器实现手段有所不同，但是RISC 概括的三个基本要素是普遍认同的。3强调对指令流水线的优化。它是在继承了CISC(复杂指令系统计算机)的成功技术，并在克服了CISC机器缺点的基础上发展起来的。RISC的目标绝不是简单的缩减指令系统，而是使处理器的结构更简单，更合理，具有更高的性能和执行效率，并降低处理器的开发成本。(7)指令格式中，用于指派整数寄存器的个数不少于 32个，用于指派浮点数寄存器的个数不少于16个。(5)指令功能简单，控制器多采用硬布线方式，以期更快的执行速度。

2023-03-13 10:59:51 558

原创流水线分类

处理机流水线又称为宏流水线，是指程序步骤的并行。由一串级联的处理机构成流水线的各个过程段，每台处理机负责某一特定的任务。数据流从第一台处理机输入，经处理后被送入与第二台处理机相联的缓冲存储器中。随着高档微处理器芯片的出现，构道处理机流水线将变得容易了。常见的流水线形式有：指令流水线指指令步骤的并行。将指令流的处理过程划分为取指令、译码、取操作数、执行、写回等几个并行处理的过程段。例如，STAR-100为4级流水运算器，TI-ASC为8级流水运算器，CRAY-1为14级流水运算器，等等。

2023-03-12 18:50:24 130

原创存储器的技术指标

内存储器的性能指标主要是存储容量和存取速度，后者通常可以用存取时间、存储周期和存储器带宽描述。存储容量存储容量指一个存储器中可存储的信息比特数，常用比特数(bit)或字节数(B)来表示，也可使用(KB、MB、GB、TB)等单位。其中1KB=2 B，1MB=22°B，1GB=2 B，ITB=2“B。为了清楚地表示其组织结构，存储容量也可表示为：存储字数(存储单元数)×存储字长(每单元的比特数)。例如，1Mbit 容量的存储器可以组织成1M×1bit，也可组织成128K×8bit，或者 512K×4

2023-03-08 09:47:08 852

原创双端口存储器

早期的计算机系统以CPU为中心。机器内部各个部件之间的信息传递都受CPU控制，VO设备与主存之间的信息交换也经过CPU的运算器。这种结构严重影响了CPU效能的发挥，故以内存为中心的系统逐渐取代了以CPU为中心的结构。这种以内存为中心的结构要求不仅CPU可以访问主存，而且其他部件(如I/O设备)也可不经CPU而直接与主存交换信息。这样，多个部件都可以与主存交换信息，使主存的访问次数明显增多。而传统的存储器在任一时刻只能进行一个读或写操作，不能被多个部件同时访问。为了进一步扩展主存的信息交换能力，提出了多口

2023-03-08 07:53:05 154

原创指令系统的性能要求

指令系统的性能如何，决定了计算机的基本功能，因而指令系统的设计是计算机系统设计中的一个核心问题，它不仅与计算机的硬件结构紧密相关，而且直接关系到用户的使用需要。一个完善的指令系统应满足如下四方面的要求：完备性是指用汇编语言编写各种程序时，指令系统直接提供的指令足够使用。而不必用软件来实现。完备性要求指令系统丰富、功能齐全、使用方便。一台计算机中最基本、必不可少的指令是不多的。许多指令可用最基本的指令编程来实现。例如，乘除运算指令、浮点运算指令可直接用硬件来实现，也可用基本指令编写的程序来实现。采用硬件指

2023-03-06 23:53:38 284

原创 CPU的功能

当用计算机解决某个问题时，我们首先必须为它编写程序。程序是一个指令序列，这个序列明确告诉计算机应该执行什么操作，在什么地方找到用来操作的数据。一旦把程序装入内存储器，就可以由计算机部件来自动完成取指令和执行指令的任务。专门用来完成此项工作的计算机部件称为中央处理器，通常简称CPU。CPU对整个计算机系统的运行是极其重要的，它具有如下四方面的基本功能。指令控制程序的顺序控制，称为指令控制。由于程序是一个指令序列，这些指令的相互顺序不能任意颠倒，必须严格按程序规定的顺序进行，因此，保证机器按顺序执行程序是C

2023-03-06 14:30:51 95

原创 Pentium数据类型

Pentium能处理8位(字节)、16位(字)、32位(双字)、64位(四字)各种长度的数据类型。为求得数据结构最大的灵活性和最有效地使用存储器，单字不需要在偶数地址上对齐，双字也不需要在4倍(字节)整数地址上对齐，四字不需要在8倍(字节)整数地址上对齐。然而当经32位数据总线存取数据时，数据传送是以双字为单位进行的，双字的起始地址是能被4整除的。表4.7列出了Pentium的数据类型。

2023-03-03 23:45:01 88

原创 Power PC 数据类型

Power PC是精简指令系统计算机，能处理8位(字节)、16位(半字)、32位(字)和64位(双字)各种长度的数据。处理器能识别如下数据类型：(1)无符号字节用于逻辑和整数算术运算。它由存储器取出装入通用寄存器时，寄存器左端以0填充。(2)无符号半字同无符号字节，只是一个16位的量。(3)有符号半字用于16位算术运算。由存储器取出装入通用寄存器时，要进行符号位扩展，即所有空出位用符号位填充。(4)无符号字用于32位逻辑运算，或作为地址指针。(5)有符号字用于32位算术运算。(

2023-03-03 23:44:24 124

原创一般的数据类型

机器指令对数据进行操作，数据通常分以下四类：地址数据地址实际上也是一种形式的数据。多数情况下，对指令中操作数的引用必须完成某种计算，才能确定它们在主存中的有效地址。此时，地址将被看作无符号整数。数值数据计算机中普遍使用的三种类型的数值数据是：1定点整数或定点小数；②浮点数；3压缩十进制数，1字节用2位BCD码表示。字符数据也称为文本数据或字符串，目前广泛使用ASCIL码。以这种编码，每个字符被表示成唯一的7位代码，共有128个可表示字符，加上最高位(bn)用作奇偶校验，因此每个字符总是以8位

2023-03-03 23:44:03 179

原创时序信号的作用与体制

在日常生活中，人们学习、工作和休息都有一个严格的作息时间。比如，早晨690起元：8:00～12:00上课，12:00～14:00午休，……每个教师和学生都必须严格通守这一规定在规定的时间里上课，在规定的时间里休息，不得各行其是，否则就难以保证正常的数学秩序。CPU中也有一个类似“作息时间”的东西，它称为时序信号。计算机所以能够准确。迅速、有条不紊地工作，正是因为在CPU中有一个时序信号产生器。机器一旦被启动，CPU开始取指令并执行指令时，操作控制器就利用是时脉冲的顺序和不同的脉冲间题，有条理、有节奏地指

2023-03-02 09:52:21 145

原创总线仲裁.

连接到总线上的功能模块有主动和被动两种形态。如CPU模块，它在不同的时间可以用作主方，也可用作从方；而存储器模块只能用作从方。主方(主设备)可以启动一个总线周期，而从方(从设备)只能响应主方的请求。每次总线操作，只能有一个主方古用总线控制权，但同一时间里可以有一个或多个从方。我们知道，除CPU模块外，I/O模块也可提出总线请求。为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。

2023-03-01 22:35:27 67

原创指令性系统的性能要求

指令系统的性能如何，决定了计算机的基本功能，因而指令系统的设计是计算机系统设计中的一个核心问题，它不仅与计算机的硬件结构紧密相关，而且直接关系到用户的使用需要。一个完善的指令系统应满足如下四方面的要求：完备性完备性是指用汇编语言编写各种程序时，指令系统直接提供的指令足够使用，而不必用软件来实现。完备性要求指令系统丰富、功能齐全、使用方便。一台计算机中最基本、必不可少的指令是不多的。许多指令可用最基本的指令编程来实现。例如，乘除运算指令、浮点运算指令可直接用硬件来实现，也可用基本指令编写的程序

2023-01-06 22:24:13 101

原创段页式虚拟行储器

段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。实存被等分成页。每个程序先按逻辑结构分段，每段再按照实存的页大小分页，程序按页进行调入和调出操作，但可按段进行编程、保护和共享。在段页式虚拟存储系统中，每道程序均通过一个段表和多个页表进行两级再定位。段表中的每个表项对应一个段，每个表项有一个指针指向该段的页表。页表则指明该段各页在主存中的位置，以及是否已装入、是否已修改等状态信息。一个虚地址由段号、段内页号和页内偏移量构成。在多任务系统中，操作系统还会在每个虚地址前面增加一个表明该程序在系

2022-12-09 22:45:34 233

原创段氏虚拟存储器

页面是主存物理空间中划分出来的等长的固定区域。分页方式的优点是页长固定，因而便于构造页表、易于管理，且不存在外碎片。但分页方式的缺点是页长与程序的逻辑大小不相关。例如，某个时刻一个子程序可能有一部分在主存中，另一部分则在辅存中。这不利于编程时的独立性，并给换入换出处理、存储保护和存储共享等操作造成麻烦。另一种划分可寻址的存储空间的方法称为分段。段是按照程序的自然分界划分的长度可以动态改变的区域。通常，程序员把子程序、操作数和常数等不同类型的数据划分到不同的段中，并且每个程序可以有多个相同类型的段。在

2022-12-09 22:42:05 318

原创虚拟存储器

在三级存储体系中，cache-主存和主存-辅存这两个存储层次有许多相同点。（1）出发点相同二者都是为了提高存储系统的性能价格比而构造的分层存储体系，都力图使存储系统的性能接近高速存储器，而价格和容量接近低速存储器。(2)原理相同都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速放得下® 而大容量的存储器调入相对高速而小容量的存储器。但cache-主存和主存-辅存这两个存储层次也有许多不同之处。（ 1）侧重点不同 cache主要解决主存与CPU的速度差异问题；而就性能价格比的提

2022-12-08 20:47:43 104 1

原创奇偶校验原理逻辑图

被校验的海明码它的下标等于参与校验的所有检验码下标之和，而校验位由自身校验奇偶校验是一种校验代码传输正确性的方法。根据被传输的一组二进制代码的数位中“1”的个数是奇数或偶数来进行校验。采用奇数的称为奇校验，反之，称为偶校验。采用何种校验是事先规定好的。通常专门设置一个奇偶校验位，用它使这组代码中“1”的个数为奇数或偶数。若用奇校验，则当接收端收到这组代码时，校验“1”的个数是否为奇数，从而确定传输代码的正确性。

2022-09-19 17:18:57 1323

m0_73671649的博客