目录
笔记来源:https://m.bilibili.com/video/BV1ve4y1F7y6
一、时钟原理
二、时钟树结构
1.当HSI作为PLL时钟的输入时,最高的系统时钟频率只能达到64MHz。
2.当使用USB功能时,必须同时使用HSE和PLL,CPU的频率必须是48MHz或72MHz。
3.当需要ADC采样时间为1μs时,APB2必须设置在14MHz、28MHz或56MHz。
1、外部接口的作用(标黄):
上面4个接口用于连接外部石英晶振时钟电路,最下面的接口用于内部时钟信号的输出。
2、时钟源的作用(标蓝):
可比作单片机的心脏,其产生的时钟信号可类比为单片机的心跳,单片机通过时钟信号来控制电路工作,其中最常见的有RC和OSC两种时钟电路。RC时钟精度低、体积小,0SC相反,因此,单片机往往内置RC时钟,若要求更高精度则需要外接OSC时钟 。
(1)8MHZ(HSI RC)
8MHz:时钟频率;HSI:(High speed internal clock),高速内部时钟;RC:时钟类型,电阻电容振荡器时钟。
(2)4-16MHZ(HSE OSC)
4-16MHz:时钟频率;HSE:(High Speed External),外部高速时钟;OSC:时钟类型,振荡器(Oscillator)一般指石英晶体振荡器时钟。
(3)32.768kHz(LSE OSC)
外部低速石英晶振时钟,频率为32。768kHz。
(4)40kHz(LSI RC)
内部低速阻容时钟,频率为40kHz。
3、标绿:选择器开关,宽边的为输入信号,窄边的为输出信号。
作用:在多个输入的时钟信号中,选择一个输出。
4、标黄:预分频器。
作用:将输入的时钟信号进行分频输出,如72MHz的时钟信号经过1.5分频后得72/1.5=48MHz信号,
5、标红:倍频器
作用:对时钟信号进行倍频。
6、标蓝:与门(上图)
作用:控制时钟信号的导通与否。
三、时钟信号的线路连接
1、内部高速阻容时钟
输出:(1)flash编程;(2)系统时钟;(3)二频后进入锁相环。
2、外部高速石英晶振时钟
输出:(1)系统时钟;(2)进入锁相环;(3)二频后进入锁相环;(4)在128分频后进入实时时钟。
3、外部低速石英晶振时钟
输出:至实时时钟。
4、内部低速阻容时钟
输出:(1)实时时钟;(2)独立看门狗。
5、倍频锁相环
输人:(1)内部高速时钟二分频;(2)外部高速时钟;(3)外部高速时钟二分频。
输出:(1)预分频后至USB接口;(2)系统时钟。
6、系统时钟
输入:(1)内部高速时钟;(2)倍频器;(3)外部高速时钟。
输出:(1)I2S2;(2)I2S3;(3)AHB总线预分频器。
7、主时钟输出
输入:(1)倍频器;(2)内部高速时钟;(3)外部高速时钟;(4)系统时钟。
输出:外部端口。