计算机组成原理：计算机存储器结构体系

前言

生活中经常听到这句话“一分钱一分货，哪有那么多又便宜又好用”，在计算机存储体系中，也是如此，存储速度越快的，也就越贵，而且是呈指数的贵。计算机存储呈如下金字塔排布。

理想情况下，我们肯定希望拥有无限大的内存容量，这样就可以立刻访问任何一个特定的机器字，但我们不得不认识到有可能需要构建分层结构的存储器，每一层次容量都要大于前一层次，但其访问速度也要更慢一些。

你是不是经常被以下名词弄得晕头转向。ROM/RAM/DRAM/SRAM/SDRAM/DDR SDRAM 等等，下面，我尽力以上图为参考，从上到下，说明各个层次存储器的特点和区别，并对它们的工作原理做一些简要的说明

1.寄存器（Register ）

寄存器是CPU中的一部分。它是一个高速存贮部件，可以用来暂存指令、数据和地址。每个CPU中有多个寄存器，例如8086CPU中含有14个寄存器。

寄存器是CPU的内部组成单元，是CPU运算时取指令和数据最快的地方。它可以用来暂存指令、数据和地址。在CPU的控制部件中，包含的寄存器有指令寄存器（IR）和程序计数器（PC）。CPU的算术逻辑部件中，包含的寄存器有累加器（ACC）。 下图中蓝色小框里面，全是寄存器。

2.高速缓存（Cache）与主存

2.1 引入cache的目的

计算机在运行程序时，首先将程序从磁盘读取到主存，然后CPU按规则从主存中取出指令，数据并执行指令，但是直接从主存（一般是DRAM）中读写是很慢的，所以引入了高速缓存（Cache）。

在程序运行前首先会试图将指令，数据从主存中读取到Cache中，然后在程序执行时直接访问Cache，如果指令和数据可以从Cache中读取到，那么就说是“命中（hit）”，反之就是“不命中（miss）”，miss情况下需要从主存中读取指令或者数据，这样会直接影响CPU的性能，所以命中率对CPU来说至关重要。

现代处理器一般有三层cache，分别称为L1 cache、L2 cache、L3 cache。L1 cache 离CPU核最近，存储信息的读取速度接近CPU核的工作速度 ，容量较小，一般分成I-cache和D-cache两块，分别存储指令和数据；L2 cache比L1更远，速度慢一些，但是容量更大，不分I-cache和D-cache；L3更慢、更大，现在流行多核处理器，L3一般由多个处理器核共享，而L1、L2是单核私有的。

实际上cache是一个广义的概念，可以认为主存是磁盘的cache，而CPU内cache又是主存的cache，使用cache的目的 就是伪造出一个容量有低层次存储器（如磁盘）那么大，而速度又有寄存器（如通用寄存器）那么快的存储器，简单来说就要让存储单元看起来又大又快 。

2.2 cache的理论基础

cache之所以能work，主要基于两个认识，即程序运行时数据具有时间局部性 和空间局部性 。

时间局部性是指一个数据如果当前被使用到，那么接下去一段时间它很可能被再次用到；空间局部性是指一个数据如果当前被使用到，那么接下去一段时间它周围的数据很可能也会被用到，比如数组。