数字IC
文章平均质量分 80
满山的屁股猴子最红
一枚学生
展开
-
RISC-V常用汇编语言及常用数据结构-栈
这是我在上完浙大刘鹏老师的视频课后做的笔记。我觉得在学完后,自己写出来会记忆会更深刻,因为要重新梳理一遍。同时遇到不会的还可以重新复习以前的知识。程序执行流程:高级语言->汇编语言->逻辑块->数字电路。原创 2024-08-31 17:25:32 · 922 阅读 · 0 评论 -
RISC-V指令集
由于代码有限,所以在以pc寄存器的附近会找到分支的地址,由于用字节来偏移浪费资源,所以使用字,但是在RISC-V中,存在这16位的可变寻址,所以用2字节来表示,用I型的立即数来表示偏移量,所以有2^12个以2为增量的偏移量。在risc_v里有六种指令集,分别是寄存器和寄存器的R型指令,寄存器和立即数的I型指令,用于储存的S型指令,用于分支转移的B型指令,以及高20比特位的立即数的U型指令,用于跳转的J型指令。rs2和rs1是原寄存器里面是寄存器的编号,rd是目的寄存器。LH,装载半字的指令。原创 2024-09-09 21:47:54 · 747 阅读 · 0 评论 -
Pango Dessign Suite及tap Windows下载
网上这个两个教程都比较少,但是有多人需要下载tap windows。所以打算出一版安装教程。安装包放在文章最底下。原创 2024-09-07 10:27:53 · 423 阅读 · 0 评论 -
verilog HDL学习(语法建模)
作为上一篇的后续文章。我是跟着蔡觉平老师的视频走的。以下概念都用他的说法来讲述。原创 2024-08-26 19:47:41 · 931 阅读 · 0 评论 -
verilog HDL里面连续赋值语句为什么不可以出现在过程块里面以及驱动强度和充电强度
如果你尝试在过程块中使用 `assign` 语句,比如在 `always` 块内,编译器将会报错,因为这违反了Verilog的语法规则。正确的做法是使用阻塞赋值(`=`)或非阻塞赋值(`原创 2024-08-25 18:30:26 · 313 阅读 · 0 评论 -
verilog HDL学习(语法)包含归约运算符
正在学这个,所以打算边学边写,来以此巩固刚学的知识。希望能开个好头。这篇文章其实是作为今天学习的一个小总结。原创 2024-08-25 17:32:41 · 1155 阅读 · 0 评论