微型计算机原理——计算机及系统组成

为了增加自己学习的热情，同时为了期末复习的方便。所以我打算将一些在学校里上的一些课的预习笔记写到这里。然后在下一篇的开头修正这篇的认识错误，这样就可以及时的把我的一些想法给保留下来，以便以后回头看，而且还可以督促我及时做总结。最有益的是还可以分享这些知识给自学的人。

计算机的结构

1946年，在宾夕法尼亚大学出现第一台计算机ENIAC,使用电子管为基本元件，采用十进制，有二十个10位的累加器，用开关手动编程，重30吨，可以实现5000次每秒算法。

由于是手动开关编程，非常麻烦，所以将指令也存入存储器中，但是根据在存储器里的存法又可将计算机的结构分为哈佛结构和普林斯顿结构。哈佛结构是将数据和指令分别保存在独立的空间里采用不同的存储模块，使用各自的总线访问。这样就可以同时访问数据和指令，提高了运行效率，CPU首 先到指令存储器中读取指令内容，译码后得到数据地址，再到相应的 数据存储器中读取数据，并进行下一步的操作（通常是执行）。 但是这样硬件复杂，对输入和输出设备的连接和处理要求高。（对连接这一点有疑问）使用这个结构的有MOTOROLA公司的MC68系列、Zilog公司的Z8系列和ARM公司的ARM9、ARM10和ARM11等。

与此不同的是普林斯顿结构，将指令和数据共用一个存储空间和总线。指令存储地址和数据存储地址指向同一个存储器的不同物理位置。有Intel公司的80X86、ARM公司的ARM7、MIPS公司的MIPS等，缺点是得分时实现程序和数据的访问。胜在结构简单。

CPU

CPU通常是单个芯片，依据使用的指令集有复杂指令集（CISC）和精简指令集（RISC），还有这几年较火的RISC-V。接下来是它的结构。

1.运算部分

运算主要是算数运算和逻辑运算。

运算的核心ALU来完成算数运算和逻辑运算，内部可能有用于暂时存储的小型存储单元，起到临时存储中间结果的作用。个人认为类似于算符，一个操作数在ACC里面，同时ACC也保存结果值，另一些在RS寄存器里，RS寄存器会存储一些常用数据，避免频繁地访问存储器。同时在运算中会有溢出，这些会保存在FR寄存器里。

2.控制部分

程序计数器（PC）里面存的是下一条要执行的指令的地址，将地址给地址寄存器通过地址总线给地址译码器。

存储器过来的指令保存在指令寄存器（IR），然后译码（ID），最后PLA控制逻辑。PLA可编程逻辑阵列，实现复杂的数字逻辑功能。用于产生各种微控制信号。这些控制信号通过数据总线送往其他部件。

内存储器

将数据和指令都存在这里，地址寄存器的值通过地址总线传到存储器这边的地址寄存器（MAR），然后通过译码，知道了CPU想要的指令位置，然后由控制电路产生取的信号，把取出的数放在数据寄存器（MDR）里面，这样就可以把数据给CPU，同理，当要存数的时候，把数据给数据寄存器，然后由控制电路把数据写入。

总线

按照传递的信息：

数据总线DB：双向数据

地址总线AB:从CPU出发到内存，输入输出设备，从外存到内存。

控制总线CB：双向的控制信号。

按照连接对象：

内总线：连接CPU，内存，基本I/O口，定时器及总线控制逻辑。

板间总线：在该总线上有通用I/O口扩展槽，不同设备通过这个槽与主机相连。

外部总线：设备与设备。

按照总线组织方式：

单总线，双总线，多层总线：速度差异较大的器件使用不同的总线，速度相同的使用相同的总线。这样可以怎见总线挂载数量，系统规模增大时使总线设计简单可以发挥总线效率。

输入输出

只说接口，由于输入输出设备的工作电平与CPU和存储器的采用的电平不一致，为了把输入输出设备与计算机的CPU连起来，需要接口，用来锁存，变换，隔离和外设选址，这类功能电路同城成为可编程接口芯片。常见的可编程接口芯片，FPGA,CPLD,专用接口芯片如USB接口。

指令执行

其实前面已经讲的差不多了。内存数据传过来后，进入数据暂存器，再进入指令寄存器，这时PC加一，指向下一条指令，指令译码，给控制器，控制器发出控制信号，执行指令。数据给CPU，算完给ACC，ACC给总线。

性能指标

CPU字长：

字长决定了计算机内部一次可以处理的二进 制代码的位数。它决定着计算机的通用寄存器、加法器、 数据总线等部件位数，字长越长，一个字的表示的数据的精度越高。

内存储器与高速缓存：

内存储器容量是衡量它存储二进制信息量的一个重要指标 。通常以字节表示内存储器容量，如64MB(兆字节)。内存储器的速度用存取周期来衡量。存储器执行一次完整的读/写操作所需要的时间称为存取周期。内存与高档CPU之间的运行速度会存在差异，因此便出现了内置的高速缓存（Cache）来协调两者。内置的高速缓存的容量越大，CPU的性能也相对会提升很多。就是慢的先把东西放哪里，一次性多放，另一边拿的快，这样两边平衡，越大说明CPU不用等（俗话讲）。

优化的内部结构：

高端的CPU往往在其设计实现中进行了多方面、多层次的优化，大大提升其性能。优化的技术包括：超流水线和 超标量技术、乱序执行技术、分支预测执行技术等。 超流水线是指某些CPU内部的流水线超过通常的5-6步 ，流水线设计的步数越多，其完成一条指令的速度越快。 超标量是指在CPU中有1条以上的流水线。 乱序执行和分支预测执行技术是高端CPU进行动态处理 的核心技术，动态处理采用多路分流预测算法，在取指同 时寻找未来要执行的指令，通过提前判读并执行有可能需 要的指令方式提高执行速度，可使高端CPU处理能力得到 充分的发挥，从而提升系统性能。