Hacker

Arm-A 体系架构安全特性总结：安全特性 英文拼写 说明 应对的攻击 引入的版本 XN execute never 不可执行。一般用于配置数据段不可执行，防止数据段注入可执行的shell code。 使用XN可执行DEP(Data execute Prevention，一般我们通常说的堆栈不可执行) 任意地址读写、代码段覆盖 < v8 PXN Privileged Execute Never 特权模式不可执...

自 2020 年 6 月开始，Arm A-profile 架构的 feature name 全部更改为标准的格式，都以 FEAT_ 前缀打头。从 feature name 上已经无法分辨是那个 archtecture 版本引入的功能了。Old name New name Short description Comments ARMv8.0-AdvSIMD FEAT_AdvSIMD Advanced SIMD Extension ARMv8.0-AES .

文章目录ARMv8 IRQ/FIQ/SError路由流程图中断分组中断路由实例GICD_CTLR.DS=1, 假设中断A配置成Group 0，即中断A为FIQGICD_CTLR.DS=1, 假设中断A配置成Group 1，即中断A为IRQGICD_CTRL.DS=0, 假设中断A配置成`Non-secure Group 1`GICD_CTRL.DS=0, 假设中断A配置成`Secure Group 1`GICD_CTRL.DS=0, 假设中断A配置成`Group 0`ARMv8 IRQ/FIQ/SEr.

文章目录Armv8.1-AArmv8.2-AArmv8.3-AArmv8.4-A如何判断当前CPU使用的Armv8.x的.x是多少呢Cortex-A Processors supporting Armv8.0-ACortex-A Processors supporting Armv8.2-A备忘。Armv8.1-AAtomic memory access instructions (AArch64)Limited Order regions (AArch64)Increased Virtua.

体系结构包含哪些内容下表是体系结构包含的一些内容。Reference[1] Learn the architecture: Introducing the Arm architecture

Semihosting （半主机）是一种ARM设备与主机（Host PC）之间通信的机制。可以在主机和设备见交换数据，比如将设备数据保存到主机文件中，将主机文件中的数据下载到设备中。其工作原理大致如下图所示。设备需要通过特定的软件指令（比如SVC指令）触发异常才能与连接设备的调试器debugger（比如ICE）进行通信。Semihosting 指令HLT指令是ARMv8新增的指令，如果想要在ARMv7及更早的处理器上也使用HLT指令去触发semihosting功能，需要debugger能处理HLT

use hwbp to analysis bad pmd issue

开机到kernel某个固定阶段发生死机，死机信息都是imprecise external abort.

Cortex-A53 是顺序执行的还是乱序执行的？CA53 实际上是顺序执行（in-order）的流水线：The Cortex-A53 processor is Arm’s first Armv8-A processor aimed at providing power-efficient 64-bit processing. It features an in-order, 8-stage, dual-issue pipeline, and improved integer, Neon, Float

文章目录本文翻译自 Memory access ordering part 3: Memory access ordering in the Arm Architecture.该系列有 3 篇文章，其余两篇是：Memory Access Ordering - an introduction，译文：内存访问顺序 - part1: 介绍Memory access ordering part 2: Barriers and the Linux kernel, 译文：内存访问顺序 - part2:.

文章目录本文翻译自 Memory access ordering part 2: Barriers and the Linux kernel.该系列有 3 篇文章，其余两篇是：Memory Access Ordering - an introduction，译文：内存访问顺序 - part1: 介绍Memory access ordering part 3: Memory access ordering in the Arm Architecture作者 Leif Lindholm 在.

本文探讨内存重排(memory reorder），乱序执行（out-of-order execution），内存屏障（memory barrier）等一些概念。

ICache | DCache | MMU | Allowed?Off | Off | Off | YesOn | Off | Off | YesOff | On | Off | NoOff | Off | On | YesOn | On | Off | NoOff | On | On | YesOn | Off | On | YesOn | On | On | Yes