MDYFPGA的博客

随着半导体和芯片技术的飞速发展，现在的FPGA集成了越来越多的可配置逻辑资源、各种各样的外部总线接口以及丰富的内部RAM资源，使其在国防、医疗、消费电子等领域得到了越来越广泛的应用。当采用FPGA进行设计电路时，大多数FPGA对上电的电源排序和上电时间是有要求的，所以电源排序是需要考虑的一个重要的方面。通常情况下，FPGA供应商都规定了电源排序、上电时间的要求。若FPGA电源级数较多较多，若每级上电时间较长，会导致电源总的上电时间过慢，超过官方给的最大值，导致无法启动配置工作，FPGA工作不正常。

明德扬基于XILINX K7核心板325T/410T

通过IBERT我们可以获取误码率，观察眼图，调节串行收发器的参数，从而有助于判断可能存在的问题，便于验证硬件的稳定性和信号完整性。

一、mdyFmcAd9144 模块是基于 AD9144 芯片的自主研发的评估板，用于四通道、16位、2.8 GSPS、TxDAC+数模转换器。该转换器提供最高 2.8 GSPS 采样速率，可以产生高达奈奎斯特频率的多载波。DAC 输出经过优化，可以与 ADI 公司的 ADRF672x模拟正交调制器(AQM)无缝接口。四线式串行端口接口可对许多内部参数进行编程和回读。满量程输出电流可以在 14 mA 至 26 mA 范围内进行编程。想了解关于更多的板子的详细问题可以（加W：MDYfpga003 ）陈老师。..

本文为明德扬原创文章，转载请注明出处！由于AD9144是高速DA转换模块，转换速率可以达到2.5G，可以满足普通的DA数据接口。为了匹配高速AD/DA转换，JESD204B接口就应运而生，在本高速DA转换工程中，AD9144的参数设定与JESD204B有千丝万屡的关系，二者是相互对应的。 本次工程实现的目标：波形：正弦波（波形由16个16位宽数据构成）频率：31.25MHZ采样率：500MHZDAC个数：2个LANE个数：4个插值：1类型：单link单次传输数据为：128位 一、 AD9144

本文为明德扬原创文章，转载请注明出处！明德扬的JESD204B采集卡项目综合上板后，可以使用上位机通过千兆网来配置AD9144和AD9516板卡，实现高速ad采集。最终可以在示波器和上位机上采集到设定频率的正弦波。本文重点介绍JESD204B时钟网络。一，JESD204B时钟网络原理概述本文以JESD204B subclass1来讨论时钟的时序需要以及TI时钟芯片方案的实现。任何一个串行协议都离不开帧和同步，JESD204B也不例外，也需要收发双方有相同的帧结构，然后以一种方式来同步，即辨别起始。JESD2

本文为明德扬原创文章，转载请注明出处！一，JESD204B应用的优缺点接触过FPGA高速数据采集设计的朋友，应该会听过新术语“JESD204B”。这是一种新型的基于高速SERDES的ADC/DAC数据传输接口。随着ADC/DAC的采样速率变得越来越高，数据的吞吐量越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，如果依旧采用传统的CMOS和LVDS已经很难满足设计要求，因此“JESD204B”应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口。与LVDS及CMOS

明德扬 Kintex-7 系 列MP5650 核 心 板

MP5650核心板采用XILINX公司Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器，核心板采用4个0.5mm间距120Pin 镀金连接器与母板连接，核心板四个脚放置了4个3.5mm固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震动的环境下稳定运行。这款MP5650核心板能够方便用户对核心板的二次开发利用。核心板使用XILINX的KINTEX-7芯片的解决方案，在FPGA 芯片的HP 端口上挂载了4片DDR3存储芯片，每片DDR3 容量