EDA
文章平均质量分 75
MengBoy
爱上对方撒旦法
展开
-
伽罗华域(Galois Field,GF,有限域)乘法运算
GF(2m)域当m=8时,本原多项式为P(x) = x8 + x4 +x3 + x2 + 1 .这个很重要,因为一切化解都来源与此式。在伽罗华域中,加法等同于对应位异或,所以现在把α定义为P(x) = 0的根,即 α8+α4+α3+α2+1 = 0 即可以得到 α8=α4+α3+α2+1接着先给出下表付推导过程 下面就按以下规则进行乘法运算 0=00原创 2007-02-26 01:57:00 · 41107 阅读 · 10 评论 -
UltraEdit在建立Verilog环境
原文地址:http://www.ednchina.com/blog/lijin305/10640/category.aspx UltraEdit是一款功能强大的文本编辑器,可以编辑文字、Hex、ASCII码,可以取代记事本,内建英文单字检查、C++ 及 VB 指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。是一个使用广泛的编辑器,但它并不直接支持HDL。转载 2007-03-12 19:27:00 · 4313 阅读 · 0 评论 -
用FPGA实现FFT算法
(原文地址:http://www.ednchina.com/blog/chwb/3709/message.aspx)引言 DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具,直接计算DFT的计算量与变换区间长度N的平方成正比。当N较大时,因计算量太大,直接用DFT算法进行谱分析和信号的实时处理是不切实际的。快转载 2007-03-14 15:48:00 · 23063 阅读 · 6 评论 -
FPGA与CPLD的区别
FPGA与CPLD的区别系统的比较,与大家共享:尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点:①CPLD更适合完成各种算法和组合逻辑,FP GA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPG转载 2007-11-08 19:14:00 · 1571 阅读 · 0 评论