- 博客(2)
- 资源 (2)
- 收藏
- 关注
RSS订阅转载 Verilog 有符号数运算
Verilog 有符号数运算1、有符号算术运算用 >>>（自动补齐符号位） 而非 >> （补0）。2、有符号运算等式右边，如果运算的位数不匹配，工具会自动补位。3、如果运算时既有符号位数据，又有无符号位数据： 此时如果等式最右边数据是有符号，则按照有符号运算计算，如果是无符号，则按照无符号运算计算
2018-02-05 16:02:59
1437
转载 verilog中表示“非”的运算符
verilog中，“！”表示逻辑求反，“~”表示按位求反。当对位宽为1的变量进行操作时，这两个操作符的作用是一样的，都是求反。当对位宽为2的变量a[1:0]进行操作时，这两个操作符的作用就不一样了：“！”表示~（a[0] | a[1]），只有当a的每一位都为0时，结果才为1，条件判断中 if(!a) 等价于 if(a == 0)；“~”表示对每一位按位取反，只有当a的每一位都为1时，结果才
2018-02-05 09:25:36
3783
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人