PLD中的那些事
mfzh88
这个作者很懒,什么都没留下…
展开
-
FPGA AD模块
XADCXC7A15T自带转换The ADC conversion data is stored indedicated registers called status registers. These registers are accessible through the FPGA interconnect using a 16-bit synchronous read and write po原创 2016-10-21 15:47:09 · 3064 阅读 · 0 评论 -
FPGA 驱动舵机
牵扯到两个知识点。 IO 口的驱动力; PWM知识 ;板子上 的rst 默认时为高电平 ,只有 按下 后 才为 低电平 。 现在那个 UART 模块 测试 没问题 。 那个 LCD 模块 测试也没问题 , 有问题的 是 那个 rst_gen 与 clk 产生 模块 。 感觉又是一个坑人 的 家伙 移植了 4个小时 后终于成功 器件: EE-A7 编译环境:Xilink Vivaa原创 2016-10-11 23:38:00 · 2116 阅读 · 1 评论