mhlicq-CSDN博客

原创 2021-08-31

基于FPGA的密勒（Miller）编解码实现文章目录基于FPGA的密勒（Miller）编解码实现一、Miller编码基本原理二、Miller编码实现二、Miller解码实现二、Miller编解码实现一、Miller编码基本原理上篇文章《曼切斯特编解码实现》，介绍了曼切斯特编解码的实现，本篇介绍Miller编解码的实现。密勒码(Miller码)也称延迟调制码，是一种变形双相码。其编码规则：对原始符号“1”码元起始不跃变，中心点出现跃变来表示，即用10或01表示。信息码连“1”时，后面的“1”

2021-08-31 22:32:07 4332

原创 2021-08-29

曼切斯特编解码实现文章目录曼切斯特编解码实现一、曼切斯特码简介二、曼彻斯特编解码器设计三、曼彻斯特编解码器实现1.曼切斯特编码2.曼切斯特解码3.曼切斯特编解码仿真一、曼切斯特码简介曼彻斯特编码，也叫做相位编码(PE)，是一个同步时钟编码技术。曼彻斯特码是通过电平的跳变来对二进制数据“0”和“1”进行编码的。有两种不同的数据约定：第一种约定是由G. E. Thomas，Andrew S. Tanenbaum等人在1949年提出的，它规定“0”是由低到高的电平跳变表示，“1”是由高到低的

2021-08-29 21:50:12 1700 4

原创 2021-08-26

一文读懂QSPI Flash读写操作文章目录一文读懂QSPI Flash读写操作前言一、W25Q128FV简介二、W25Q128FV地址分配三、W25Q128FV寄存器1、寄存器12、寄存器23、寄存器3四、W25Q128FV指令集五、W25Q128FV读写操作1、写寄存器2、读寄存器3、写数据4、读数据前言上一篇详细讲解了SPI的基本时序操作，FPGA SPI总线实现及仿真。本文以QSPI Flash芯片W25Q128FV芯片为例，详细讲解QSPI Flash芯片的操作。一、W25Q12

2021-08-26 21:48:57 406

原创 2021-08-24

FPGA DDS 实现及仿真文章目录FPGA DDS 实现及仿真前言一、DDS基本原理二、Matlab程序三、Verilog程序1.ROM IP核2.DDS生成3.DDS仿真前言在信号处理中，经常使用DDS生成不同频率的正弦及余弦信号，与采样数据或调制数据进行复数乘法，完成频谱的搬移。例如在无线电调制中，使用DDS生成的正余弦信号，与调制波形相乘，完成上变频；在无线电解调中，使用DDS生成的正余弦吸纳后，与无线电采样信号相乘，完成信号的零频搬移。DDS在信号处理得到广泛应用。一、DDS

2021-08-24 22:49:05 407

原创 2021-08-22

FPGA SPI总线实现及仿真文章目录FPGA SPI总线实现及仿真一、SPI简介二、SPI基本时序三、93C46B三、FPGA实现四、SPI仿真五、SPI仿真结果引用一、SPI简介SPI（Serial Perripheral Interface）是由Motorola公司推出的一种高速、全双工的总线协议。SPI采用主从方式工作，主机通常为FPGA、MCU或DSP等可编程控制器，从机通常为EPROM、Flash、AD/DA、音视频处理芯片等设备。SPI可以分为4线和3线2种形式：4线制：S

2021-08-22 21:59:00 543

原创 2021-08-21

FPGA IIC 总线实现及仿真（二）文章目录FPGA IIC 总线实现及仿真（二）前言一、仿真测试程序二、仿真结果前言在 FPGA IIC 总线实现及仿真（一）中完成了FPGA的IIC总线实现，本篇文章主要完成IIC总线的仿真一、仿真测试程序仿真测试首先让FPGA IIC总线向IIC设备写入10个数据0x010x0a，然后再由FPGA从IIC设备相同的数据地址中读取10个数据，能否正确读取0x010x0a。仿真测试程序如下module Test_IIC( );

2021-08-21 23:56:58 138

原创 2021-08-21

FPGA IIC 总线实现及仿真（一）文章目录FPGA IIC 总线实现及仿真（一）IIC总线简介一、IIC协议二、IIC读写数据1.写数据时序2.读数据时序三、AT24C02四、FPGA IIC总线实现代码1.IIC状态机IIC总线简介IIC(Inter－Integrated Circuit)总线是由NXP（原PHILIPS）公司开发的两线式串行总线，用于连接微控制器及其外围设备。多用于主控制器和从器件间的主从通信。IIC一共有只有两个总线：一条是双向的串行数据线ＳＤＡ(Serial

2021-08-21 23:34:10 163

原创 2021-08-17

FPGA UART通信实现（二）文章目录FPGA UART通信实现（二）前言一、顶层模块二、接收模块三、发送模块ISim仿真前言在上一章简单介绍了FPGA实现与计算机UART通信的几种方式，本章节采用Verilog语言编写UART程序。FPGA UART通信实现（一）一、顶层模块顶层模块定义了UART通信的基本协议：波特率、接收位数、奇偶校验以及停止位数，例化接收模块和发送模块。module Uart_top( input clk, input rst_p,

2021-08-17 22:06:40 74