ONFI5.0 解析第2章

 目录：

第1章

第2章

第3章

继续第2章：

第2章主要讲述硬件接口：

前面的章节讲述了封装的不同形式，pin脚的分布情况：

TSOP-48/WSOP-48 /LGA-52/BGA 等；

不同的包装形式支持可以封装的Die的个数不完全相同；

但是关键的功能接口基本是相似的；

此图为8 IO的 48-pin TSOP；

查看几个关键信号即可：

CE 表示chip enable ；可以使能某个CE信号，就是选择某个CE对应的target；

WE 表示write enable；打开后就可以写数据；

 R/B 表示ready busy；可以检查某个target的状态；

ALE表示address latch enable ；表示开始输入地址信息；

CLE表示cmd latch enable ；表示开始输入cmd 命令字信息；比如80-10等后文章节有描述；

Vcc/Vpp/Vss等表示电压信号；

IO则表示需要输入信息，8个IO表示同时输入8个bit的信息；也就是每个cycle传输8bit（1个BYTE）信息；因为接口是固定的，所以如果需要传输的速度更快，可以提高每个cycle的频率；

频率越高则速度更快；芯片的频率通常都是可以调节的；

现在芯片的主流封装技术是BGA；因为占用空间更小，尺寸更好控制；

重点看2.8节的信号描述即可：

 R/B 表示ready busy的状态。可以检查每个/多个lun的状态；

RE 表示read enable ；可以开始读信号了

RE_c 是在高速信号中配合RE信号使用的；

W/R write/read 的方向；

CE 表示chip enable ；是使能某个选中的target的；是个常用的概念；

 Vcc 表示主core电源；

VccQ 是给IO信号的电源

Vss表示接地信号

VssQ表示IO的接地信号

VrefQ 表示参考电压；参考电压的作用是判定值；比如高电平为1低电平为0；多高算高多低算低，这个判断的阈值就是通过参考电压实现；

Vpp 表示高电压，主要用于增强program和erase时使用的；

CLE cmd latch enable：用于发送cmd 命令时需要enable；

ALE address latch enable： 用于发送address信息时enable

CLK 表示时钟信号；因为芯片的采样是通过电信号采样，需要一个时钟频率；

WP 表示write protect；此时NAND芯片不可program和erase；保护芯片；理论上可以读取但是也有限制根据具体的芯片的spec来；

为什么需要CLE/ALE/W/R等信号，因为IO信号只有一组；需要传递cmd 和address或者用户数据，同一时间只能传递一种信号，就需要CLE/ALE/W/R区分；理解这点需要理解电路的信号传输相关的知识；后文也有举例说明；

  IO0-7或者DQ0-7（二者只是名字不同，是相同的物理pin，一般都叫DQ） 是用来传递数据的，8个pin脚同时传输，则可以每个cycle传输8bit（1Byte）；

DQS：采样信号；

DBI：就是把数据反转；比如之前是高电平为1低电平为0；设置反转后则高电平为0低电平为1；

DBI的功能对NAND有保护作用，一定程度可以避免一直高电平对NAND的伤害；

DQS_c:和DQS配合使用的；

IO8-15 :IO信号的扩展，可以从8bit 扩展到16bit；传输的信号量更多了；

 VSP vendor specific 的信号；一般是NAND厂商自己用于NAND定位分析问题需要的接口；通常不对系统级别厂商开放；ONFI协议只保留接口不做具体要求；

NC/NU/ 等都是不使用的信号；但是只是协议不规定；其实都可以作为NAND厂商的扩展信号使用；具体用法需要和NAND 厂商确认；

ZQ信号：做ZQ calibration训练使用的信号；ZQ calibration 是个比较重要的概念；NAND在使用之前都是需要做ZQ calibration的检查；保证信号的可用性和可靠性；当高频率的信号ZQ calibration 失败时，可以使用低频率的信号试试降频；

table2-6讲述了每个功能pin在不同封装包中的具体的位置；可以自行参考；

 不同CE 信号有独立的IO信号线；

不同CE可以支持并发；

当某个lun的SR状态为0，并且CE拉低，此时只能发送reset/同步reset/reset lun/Read status/read status enhanced或者Volume select 这些cmd；为什么？因为CE拉低了不能发其他cmd；CE拉高才能发其他cmd（具体条件看后文）；

 主要介绍了CLK信号使用中的一些约束条件，比如跟CE/CLE/ALE的配合等约束；

 长时间的电压压力对设备有损耗；所以会规定写电信号的压力范围；超出范围可能导致永久损伤；一定范围可以正常工作但是有损耗；推荐的范围是正常的工作的值；

尽量使用推荐值；

 不同协议使用的电压接口不同；

3.3V和1.8V Vccq用于SDR或者NV-DDR

1.8V用于NV-DDR2；

1.2用于NV-DDR3或者NV-LPDDR4；

为什么接口频率越高，电压越低？因为要提高速度；就需要提频率或者降低电压；

采样信号是根据上升沿或者下降沿来取信号；

电压越低则变化越快；速度更快；

 Vcc和VccQ的电压设置；

 overshoot和undershoot 是个信号完整性中的重要概念请自行百度；

NAND对于这两个参数也有要求，当然是对NAND厂商的要求；这些参数决定了NAND的性能水平；

 不同状态下（read/program/erase）下对于电流的要求；

 每个CE线路的电容的计算；跟系统级产品的规格相关；每个产品都需要计算清楚；

 staggered up的要求

power cycle的要求

独立data bus的要求；独立的databus需要独立的IO信号和控制信号；不可混用；

 所有target 都是使用相同的data bus；比如8bit或者16-bit；

但是16bit只有数据才会使用；

对于cmd和address使用时，只使用最低的8-bit；高位不使用或者置零；

上电的信号时序timing；每个信号之间有一些时间间隔的要求如图；

 R/B 和SR信号的关系:R/B信号是这个target下所有的LUN的SR6的逻辑与；

也就是说R/B是target的总状态，而SR是选中的lun的状态；

 写保护信号的时序要求；

时序是多个电信号之间的先后间隔的时间的要求，也成为timing；

一般说timing就是说一组信号时序；

 CE信号的片选的设计要求；

做硬件的同学可以看看；可以有多种方式片选某个lun；

做软件的知道有个CE片选功能就足矣；