FPGA
文章平均质量分 86
伊木子曦
这个作者很懒,什么都没留下…
展开
-
HDMI学习笔记
对于初学者先了解VGA,再来看HDMI会更容易理解,有关VGA原理在我的博客中有详细说明。FPGA-VGA显示HDMI,高清晰度多媒体接口(High Definition Multimedia Interface)是标准的数字化视频/音频接口技术,可用于机顶盒、DVD播放机、个人电脑与电视机。HDMI可以同时传送音频和影音信号,能高品质地传输未经压缩的高清视频和多声道音频数据,最高数据传输速度为 50Gbps 左右。原创 2022-10-22 17:27:35 · 2416 阅读 · 0 评论 -
FPGA-图像处理-仿真
读入一张bmp图片,对图片进行灰度处理,二值化以及边缘检测(sobel算子),将处理后的数据写入bmp显示,全部过程以仿真形式。我这用的vivado。原创 2022-10-13 10:56:13 · 7954 阅读 · 12 评论 -
FPGA-仿真读写bmp图片
最近想完成FPGA图像处理,由于没有开发板,就像通过仿真完成,之前像的是通过python 将图像转化为txt文本,最后利用verilog 读取txt文件导入,对像素点进行处理,然后将处理后像素数据写入txt,最后通过python转化为bmp位图,后来发现verilog可以直接读取bmp文件,并且将数据写入bmp文件。方便了很多。原创 2022-09-30 08:53:50 · 5278 阅读 · 22 评论 -
SOC-hello world
前提是镜像烧录完成,黄金工程编译下载完成。原创 2022-08-04 09:06:50 · 290 阅读 · 0 评论 -
基于FPGA温湿度采集(AHT10)
C4MB开发板、AHT10。原创 2022-08-04 08:57:32 · 1834 阅读 · 4 评论 -
SystemVerilog
System Verilog 基础语法,相比verilog扩展内容讲解原创 2022-07-27 19:34:29 · 6575 阅读 · 0 评论 -
FPGA-VGA显示
VGA(Video Graphics Array)是IBM在1987年随PS/2机⼀起推出的⼀种视频,具有分辨率⾼、显⽰速率快、颜⾊丰富等优点,在彩 ⾊显⽰器领域得到了⼴泛的应⽤。不⽀持热插拔,不⽀持⾳频传输。对于⼀些嵌⼊式VGA显⽰系统,可以在不使⽤VGA显⽰卡和计算机的 情况下,实现VGA图像的显⽰和控制。VGA显⽰器具有成本低、结构简单、应⽤灵活的优点。对于⼀名FPGA⼯程师,尤其是视频图像的 ⽅向的学习者,VGA协议是必须要掌握的。外部接口VGA并没有特殊的外部芯⽚,我们需要关注的其实只有5个信原创 2022-06-06 23:13:06 · 1579 阅读 · 0 评论 -
FPGA-数码管
文章目录一、任务要求二、问题分析三、代码实现1. 任务一2. 任务二3. 任务三DE2-115 开发板Cyclone IV EP4CE115F29器件一、任务要求闪烁的数码管在HEX0上连续循环地显示数字0~9,每秒刷新一次显示。使用计数器产生1 s的时间间隔,这个计数器的时钟由DE2-115平台上的50 MHz时钟提供。注意:这个设计中只允许使用DE2-115平台上的50 MHz时钟,而不允许使用其他时钟,并保证所有的触发器都直接使用这个50 MHz时钟。用移位寄存器与FSM实现原创 2022-05-11 20:39:51 · 3192 阅读 · 2 评论 -
FPGA-状态机
文章目录一、状态机的种类1. Moore型状态机2. Mealy型状态机二、状态机要素三、任务一四、任务二五、总结任务要求:1.根据以下描述功能用verilog编写一段代码,并用状态机来实现该功能。(1)状态机:实现一个测试过程,该过程包括启动准备状态、启动测试、停止测试、查询测试结果、显示测试结果、测试结束返回初始化6个状态;用时间来控制该过程,90秒内完成该过程;(2)描述状态跳转时间;(3)编码实现。2. 画出可以检测10010串的状态图, 并用verilog编程实现之。一、状态机的原创 2022-05-03 16:33:56 · 1523 阅读 · 0 评论 -
基于NIOS-II软核流水灯实现
文章目录一、实验目的二、实验设备三、实验内容四、实验原理五、实验步骤1. 新建工程2. Qsys 系统设计一、实验目的(1)学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作;(2)初步了解 SOPC 的开发流程,基本掌握 Nios II 软核的定制方法;(3)掌握 Nios II 软件的开发流程,软件的基本调式方法。二、实验设备硬件:PC 机、DE2-115 FPGA 实验开发平台;软件:Quartus Prime 18.1、Platf原创 2022-04-08 21:48:38 · 546 阅读 · 0 评论 -
Quartus II 之1位全加器
文章目录一、半加器和1位全加器原理1. 半加器2. 1位全加器二、实验目的三、设计半加器1. 新建项目2. 创建原理图3. 半加器仿真四、设计全加器五、硬件下载测试六、总结一、半加器和1位全加器原理1. 半加器所谓半加器,是指对两位二进制数实施加法操作的元器件。二进制半加器的理解比较简单,就是逢2进1,其真值表为如下图:2. 1位全加器全加器只是加多了一个输入,其实原理和半加器是一样的。全加器真值表如下:二、实验目的通过1位全加器的详细设计,掌握原理图输入以及Verilog的两种设计方法原创 2022-03-30 18:25:00 · 12363 阅读 · 2 评论 -
Quartus-II之D触发器
文章目录一、任务要求二、创建工程三、设计实验1.设计D触发器2. 调用D触发器电路3. Verilog语言写一个D触发器四、参考一、任务要求在 Quartus-II 中自己用门电路设计一个D触发器,并进行仿真,时序波形验证在 Quartus-II 中直接调用一个D触发器电路,进行仿真,时序波形验证,与1做比较在 Quartus-II用Verilog语言写一个D触发器,进行仿真验证,与2做比较;二、创建工程创建相关的文件夹文件夹名称文件夹描述doc存放工程相关文档原创 2022-03-13 15:04:42 · 2487 阅读 · 0 评论