基于NIOS-II软核流水灯实现

最新推荐文章于 2023-04-12 11:00:52 发布

伊木子曦

最新推荐文章于 2023-04-12 11:00:52 发布

阅读量459

点赞数

分类专栏： FPGA 文章标签： fpga开发 nios quartus

本文链接：https://blog.csdn.net/Mouer__/article/details/123856392

版权

FPGA 专栏收录该内容

12 篇文章 19 订阅

订阅专栏

文章目录

一、实验目的
二、实验设备
三、实验内容
四、实验原理
五、实验步骤
六、总结

一、实验目的

（1）学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作；
（2）初步了解 SOPC 的开发流程，基本掌握 Nios II 软核的定制方法；
（3）掌握 Nios II 软件的开发流程，软件的基本调式方法。

二、实验设备

硬件：PC 机、DE2-115 FPGA 实验开发平台；
软件：Quartus Prime 18.1、Platform Designer、Nios II SBT

三、实验内容

使用 FPGA 资源搭建一个简单 Nios II 处理器系统，具体包括：
(1) 在 Quartus Prime 中建立一个工程；
(2) 使用 PD 建立并生成一个简单的基于 Nios II 的硬件系统；
(3) 在 Quartus Prime 工程中编译基于 Nios II 的硬件系统并生成配置文件.sof；
(4) 在 Nios II SBT 中建立对应硬件系统的用户 C/C++工程，编写一简单用户程序，在
Nios II SBT 中编译程序生成可执行文件.elf；
(5) 将配置文件.sof 和可执行文件.elf 都下载到 FPGA 进行调试运行。

四、实验原理

控制 LED 灯闪烁的用户程序代码很小，可将其固化在片内 ROM 来执行。变量、堆栈
等空间使用片内 RAM，不使用任何片外存储器。整个系统的框图如图 1 所示。
从图 1.1 控制 LED 闪烁的系统框图可知，其它逻辑与 Nios II 系统一样可存在于 FPGA
中。Nios II 系统可与其它片内逻辑相互作用，取决于整个系统的需要。为了简单起见，本实
验在 FPGA 内不包括其它逻辑。
在这里插入图片描述

五、实验步骤

1. 新建工程

2. Qsys 系统设计

点击 Tools 下拉菜单下的 Qsys 工具
启动 Qsys 后，点击 File —> save，如图 1.7 所示，在文件名中填写为 kernel，后点击 OK
鼠标放在 clk_0 处点击右键 Edit 或是双击 clk_0 元件，对 Clock 进行时钟设置，设为为 50M

在这里插入图片描述

添加 CPU 和外围器件

添加 Nios II 32-bit CPU

在 “component library” 标签栏中找到 “Nios II Processor” 后点击 Add

在这里插入图片描述

在 Nios Core 栏中选择 Nios II/f 选项，其他保持默认选项

在这里插入图片描述

在 ”Caches and Memory Interfaces” 标签栏中保持默认设置（Instruction Cache 选择
4Kbytes）
在 ”Advanced Features” 标签栏中保持默认设置
在 ”MMU and MPU Settings” 标签栏中保持默认设置
在 ”JTAG Debug Module” 标签栏中保持默认设置

在这里插入图片描述

点击 Finish 回到 Qsys 界面将 nios2_qsys_0 重命名为 cpu，点击 ”Rename” 即可重新命名
将 cpu 的 clk 和 reste_n 分别与系统时钟 clk_0 的 clk 和 clk_reset 相连

在这里插入图片描述

添加 jtag uart 接口
jtag uart 接口是 Nios II 嵌入式处理器新添加的接口元件，通过内嵌在 Intel FPGA 内部的 JTAG 电路，可以实现在 PC 主机与 Qsys 系统之间进行串行字符流通信。

同样，在 ”Component Library” 标签栏中的查找窗口输入 jtag 找到 ”JTAG UART ”，然后点击 Add

在这里插入图片描述

在 JTAG UART-jtag-uart_0 的设置向导中保持默认选项，点击 Finish
返回 ”System Contents” 标签栏可以看到新加入的 ”JTAG UART” 核。在 ”Name” 列中将
jtag-uart_0 重命名为 jtag-uart。
进行 clk、reset 以及 master-slave 的连线
进行中断 irq 连线

在这里插入图片描述

添加片上存储器 On-Chip Memory(RAM)核

在左侧 ”Component Library” 标签栏中的查找窗口输入 On Chip 找到 ”On-Chip
Memory(RAM or ROM)” 后点击 Add

在这里插入图片描述

在 ”Size” 栏中的 ”Total memory size” 窗口中输入 40960（即片上内存的大小为 40KB），其余选项保持默认，点击 Finish。

在这里插入图片描述

返回 ”System Contents” 标签栏可以看到新加入的 ”On-Chip Memory” 核。在 ”Name”
列中将 onchip_memory2_0 改名为 onchip_ram
进行时钟、数据端口、指令端口的连接

在这里插入图片描述

添加 PIO 接口

在左侧 ”Component Library” 标签栏中的查找窗口输入 pio 找到 ”PIO” 后点击Add

在这里插入图片描述

确定以下选项：Width 为 8bits，Direction 选择 output，其余选项保持默认，点击
Finish。

在这里插入图片描述

返回 ”System Contents” 标签栏可以看到新加入的 ”PIO” 核。在 ”Name” 列中将
pio_0 改名为 pio_led。并在在 Export 栏处双击，把输出口引出来，并命名为 out_led。
进行时钟、数据端口、指令端口的连接

在这里插入图片描述

添加片 System ID Peripheral 核

在左侧 ”Component Library” 标签栏中的查找窗口输入 sys 找到 ” System ID
Peripheral” 后点击 Add
保持默认选项，单击 Finish。

在这里插入图片描述

返回 ”System Contents” 标签栏可以看到新加入的 ” System ID Peripheral” 核。在 ”Name” 列中将 sysid_qsys_0 改名为 sysid
进行时钟、数据端口的连接

在这里插入图片描述

所有连续，再次确认检查
在这里插入图片描述

完成 Qsys 设计的后续工作

基地址分配：点击 Qsys 主界面菜单栏中的 ”System” 下的 ”Assign Base Addresses”。

在这里插入图片描述

分配中断号：在 ”IRQ” 标签栏下点选 ”Avalon_jtag_slave” 和 IRQ 的连接点就会为 ”jtag_uart” 核添加一个值为 0 的中断号。

在这里插入图片描述

指定 NIos II 的复位和异常地址：从 ”System Contents” 标签栏双击建立好的 cpu 进入 Nios II
Processor 的配置界面，配置 Reset Vector 和 Exception Vector 为
”onchip_ram.s1”，点击 Finish。

在这里插入图片描述

点击 Qsys 主界面菜单栏中的 ”System” 下的 ”Create Global Reset Network”。完成后会自动连接所有复位端口

在这里插入图片描述

生成 Qsys 系统：点选 ”Generation HDL” 标签栏中 Generate 按钮生成 Qsys 系统,保存文件

在这里插入图片描述

完成后，点击 Close 后关闭窗口后，再关闭 Qsys 主界面

在这里插入图片描述

3. 进行逻辑连接

在这里插入图片描述

在 Quartus-II 中新建一个原理图

然后在该原理图(BDF)文件中添加 Qsys 生成的系统符号

在这里插入图片描述

点击 Assignments-Settings，添加 kernel.qip 文件

在这里插入图片描述

进行逻辑连接和生成管脚

在 kernel 模块内点击鼠标右键选取 Generate Pin for Symbol Ports 生成管脚，然后将管脚命名如下

在这里插入图片描述

菜单里选择 Assignments-device，然后如下图所示点击 Device pin options

在这里插入图片描述

进行 unused pin 设置，可能会收到外部信号的干扰，将未用引脚设置为 As
input tri-stated

在这里插入图片描述

编译工程，

4.绑定引脚

分配物理针脚
再次编译工程，至此完成项目的硬件设计

5. 软件设计

使用 Nios II Software Build Tools for Eclipse

在 Quartus-II 界面，点击Tools，然后点击 Nios II Software Build Tools for Eclipse 打开 Nios II SBT for Eclipse
启动 Workspace 选择当前的项目目录，点 OK
创建工程

在这里插入图片描述

在 ”SOPC Information File name” 窗口中选择 kernel.sopcinfo 文件，以便将生成硬件配置信息和软件应用关联，CPU 栏会自动选择”CPU”。在 ”Project name” 输入 ”hello_world” ，Project template选择 Hello World。

在这里插入图片描述

将 hello_world.c 中的程序修改为流水灯控制程序，保存。

#include "system.h"
#include "altera_avalon_pio_regs.h"
#include "alt_types.h"
const alt_u8
led_data[8]={0x01,0x03,0x07,0x0F,0x1F,0x3F,0x7F,0xFF};
int main (void) {
	int count=0;
	alt_u8 led;
	volatile int i;
	while (1)
	{
		if (count==7)
		{count=0;}
		else
		{count++;}
		led=led_data[count];
		IOWR_ALTERA_AVALON_PIO_DATA(PIO_LED_BASE, led);
		i = 0;
		while (i<500000)
			i++;
		printf("Hello world!\n");
	}
	return 0;
}

选择hello_wold_bsp，右键后，选择Nios II中的Generate BSP
右键单击项目名称，在弹出的菜单中选择 Build Project

6. 下载至开发板

配置 FPGA
（1）连接 JTAG 到开发板，确定 A.已正确安装驱动。B. 防火墙不会影响到 JTAG
的正常工作。最后给开发板上电。
（2）如下图所示，启动 Quartus Prime Prog
（3）添加下载文件。然后点击 Start 开始下载，下载成过后关闭，回
到 Eclipse 主机面
运行/调式程序
菜单栏中选择 Run →Run Configurations
配置 Run Configurations，选择project
转到”Target Connection”标签栏，点击右侧的 Refresh
Connections 将 USB-Blaster 加入，如下图所示。
Apply 后，Run。下载完成后，可以看见 Console 里打印信息

在这里插入图片描述

开发板的 LED 灯循坏闪烁

六、总结

（1）学习了解了Quartus Prime 、Platform Designer、Nios II SBT 的基本操作；
（2）初步了解了 SOPC 的开发流程，基本掌握 Nios II 软核的定制方法；
（3）掌握了 Nios II 软件的开发流程，软件的基本调式方法

伊木子曦

关注

0
点赞
踩
5

收藏

觉得还不错? 一键收藏
0
评论
基于NIOS-II软核流水灯实现

文章目录一、实验目的二、实验设备三、实验内容四、实验原理五、实验步骤1. 新建工程2. Qsys 系统设计一、实验目的（1）学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作；（2）初步了解 SOPC 的开发流程，基本掌握 Nios II 软核的定制方法；（3）掌握 Nios II 软件的开发流程，软件的基本调式方法。二、实验设备硬件：PC 机、DE2-115 FPGA 实验开发平台；软件：Quartus Prime 18.1、Platf
复制链接

扫一扫

专栏目录