抢答器的设计与制作

2006-06-13 12:56:44

字体变小 字体变大

课题五 抢答器的设计与制作

一、抢答器的功能要求

1、8路抢答输入;

2稳定显示与输入开关编号相对应的数字0-7

3具有定时抢答的功能,由主持人预先设定时间;

4、当主持人按下抢答开关时、当有人抢答时、当抢答时间到时具有报警功能。

二、相关芯片的功能说明

1. 优先编码器 74LS148

编码器在同一时刻内只允许对一个信号进行编码,否则输出的代码会发生混乱。

优先编码器既在同一时间内,当有多个输入信号请求编码时,只对优先级别高的信号进行编码的逻辑电路,称为优先编码器。常用的集成优先编码器有74LS1488线-3线)和74LS14710线-4线)两种制式。

优先编码器是较常用的编码器,下面以74LS148为例,介绍它的逻辑功能。此芯片为8线-3线优先编码器。图5-1a)是其功能简图,图5-1b)是管脚引线图,表5-1是其真值表。

5-1 74LS148 8线-3线优先编码真值表

1

X

X

X

X

X

X

X

X

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

0

0

X

X

X

X

X

X

X

0

0

0

0

0

1

0

X

X

X

X

X

X

0

1

0

0

1

0

1

0

X

X

X

X

X

0

1

1

0

1

0

0

1

0

X

X

X

X

0

1

1

1

0

1

1

0

1

0

X

X

X

0

1

1

1

1

1

0

0

0

1

0

X

X

0

1

1

1

1

1

1

0

1

0

1

0

X

0

1

1

1

1

1

1

1

1

0

0

1

0

0

1

1

1

1

1

1

1

1

1

1

0

1

a)功能简图 b)管脚引线图

5-1 74LS148 8线—3线优先编码器

功能说明:74LS148的输入端和输出端低电平有效。图5-1a)是其功能简图,图中电源和地未画, ~是输入信号,~为三位二进制编码输出信号,1时,编码器禁止编码,当0时,允许编码。是技能输出端,只有在0,而~均无编码输入信号时为0为优先编码输出端,在0~的其中之一有信号时,0~各输入端的优先顺序为:级别最高,级别最低。如果0(有信号),则其它输入端即使有输入信号,均不起作用,此时输出只按编码,000。优先编码被广泛用于计算机控制系统中,当有多个外设申请中断时,优先编码器总是给优先级别高的设备先编码。

2、译码器及应用

译码与编码是相反的过程,是将二进制代码表示的特定含义翻译出来的过程。能实现译码功能的组合逻辑电路称为译码器。

集成译码器可分为三种,即:二进制译码器、二-十进制译码器和显示译码器。

二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有n位,代码组合就有2n个,当然可译出2n个输出信号。

显示译码器由译码输出和显示器配合使用,最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号,常见产品型号有74LS4874LS47等。

字符显示器:分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器,数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高,工作电压大约1.5~3V,驱动电流为几十毫安。图5-2是七段LED数码管的引线图和显示数字情况。74LS47译码驱动器输出是低电平有效,所以配接的数码管须采用共极接法;而74LS48译码驱动器输出是高电平有效,所以,配接的数码管须采用共极接法。数码管常用型号有BS201BS202等。图5-3a)是共阴式LED数码管的原理图,使用时,公阴极接地,7个阳极a~g由相应BCD七段译码器来驱动,如图5-3b)所示。


a)引线图 b)七段字形组合情况

5-2 七段LED数码管


5-3 共阴式LED数码管的原理图和驱动电路

3. 中规模集成BCD七段显示译码驱动器

上面提到,74LS48是输出高电平有效的中规模集成BCD七段显示译码驱动器,它的功能简图和管脚引线图如图5-4所示。其真值表见表5-2所示

5-2 74LS48BCD七段译码驱动器真值表

十进制

数或

功能

A3

A2

A1

A0

a

b

c

d

e

f

g

0

1

1

0

0

0

0

1

1

1

1

1

1

1

0

1

1

×

0

0

0

1

1

0

1

1

0

0

0

0

2

1

×

0

0

1

0

1

1

1

0

1

1

0

1

3

1

×

0

0

1

1

1

1

1

1

1

0

0

1

4

1

×

0

1

0

0

1

0

1

1

0

0

1

1

5

1

×

0

1

0

1

1

1

0

1

1

0

1

1

6

1

×

0

1

1

0

1

0

0

1

1

1

1

1

7

1

×

0

1

1

1

1

1

1

1

0

0

0

0

8

1

×

1

0

0

0

1

1

1

1

1

1

1

1

9

1

×

1

0

0

1

1

1

1

1

0

0

1

1

10

1

×

1

0

1

0

1

0

0

0

1

1

0

1

11

1

×

1

0

1

1

1

0

0

1

1

0

0

1

12

1

×

1

1

0

0

1

0

1

0

0

0

1

1

13

1

×

1

1

0

1

1

1

0

0

1

0

1

1

14

1

×

1

1

1

0

1

0

0

0

1

1

1

1

15

1

×

1

1

1

1

1

0

0

0

0

0

0

0

灭灯

×

×

×

×

×

×

0

0

0

0

0

0

0

0

灭零

1

0

0

0

0

0

0

0

0

0

0

0

0

0

试灯

0

×

×

×

×

×

1

1

1

1

1

1

1

1

74LS48的输入端是四位二进制信号(8421BCD)abcdefg是七段译码器的输出驱动信号,高电平有效。可直接驱动共阴极七段数码管,是使能端,起辅助控制作用。

使能端的作用如下:

(1) 是试灯输入端,当=0=1时,不管其它输入是什么状态,a~g

七段全亮;

(2)灭灯输入,当=0,不论其它输入状态如何,a~g均为0,显示管熄灭;

(3)动态灭零输入,当=1=0时,

如果=0000时,a~g均为各段熄灭;

(4) 动态灭零输出,它与灭灯输入共用一个引出端。当=0=0=1=0000时,输出才为0。片间

配合,可用于熄灭多位数字前后所不需要显示的零。

a74LS48功能简图 b74LS48管脚引线

5-4

4.RS触发器

1. 保持状态。当输入端接入==1的电平时,如果基本SR触发器现态=1=0,则触发器次态=1=0;若基本SR触发器的现态=0=1,则触发器次态=0=1。即==1时,触发器保持原状态不变。

2. 0状态。当=1=0时,如果基本SR触发器现态为=1=0,因=0,会使=1,而=1=1共同作用使端翻转为0;如果基本SR触发器现态为=0=1,同理会使=0=1。只要输入信号=1=0,无论基本SR触发器的输出现态如何,均会使输出次态置为0态。

a逻辑图 (b) 逻辑符号 (c) 波形图

5-5 基本SR触发器

3. 1状态。当=0=1时,如果触发器现态为=0=1,因=0,会使G1的输出端次态翻转为1,而=1=1共同使G2的输出端=0;同理当=1=0,也会使触发器的次态输出为=1=0;只要=0=1,无论触发器现态如何,均会将触发器置1

4. 不定状态。当==0时,无论触发器的原状态如何,均会使=1=1。当脉冲去掉后,同时恢复高电平后,触发器的新状态要看G1 G2两个门翻转速度快慢,所以称==0是不定状态,在实际电路中要避免此状态出现。基本SR触发器的逻辑图、逻辑符号和波形图如图5-5所示。

基本SR触发器的输出端随输入电平变化的波形图如图5-5C)所示。表5-3是基本SR触发器功能真值表,用它来描述SR触发器的逻辑功能。由表5-3化简得到逻辑功能表达式(也称为特性方程)如式5.1所示,,称之为约束条件。图5-674LS279管脚引线图。

5-3 基本SR触发器功能真值表

功能

0

0

不定

0

1

1

1

1

0

0

0

1

1

保持

综上所述基本SR触发器具有置0、置1、保持功能且不允许同时为0,集成产品74LS279就是这种四SR触发器。

对应的特性方程为: 5.1

其中,表示现态,即原态。表示次态,即新状态。

5-6 74LS279管脚引线图

5.计数器

同步十进制计数器

十进制计数器品种很多,有十进制加法计数器、十进制减法计数器和十进可逆计数器,下面仅以74LS192同步十进制可逆计数器为例。介绍它的功能特点。74LS192是属8421BCD码,它的功能简图如图5-7所示,它的功能真值表如表5-4所示。从表5-4可见:

是异步清零端,且高电平有效。

是并行置数端,低电平有效,且在有效。

是两个时钟脉冲,当,时钟脉冲由端接入。并且时,74LS192处于加法计数状态;当脉冲从端输入,且时,74LS192处于减法计数状态;时,计数器处于保持状态。

是进位端,是借位端。

5-4 74LS192功能真值表

1

×

×

×

×

×

×

×

0

0

0

0

0

0

×

0

1

1

×

×

×

×

加法计数

0

1

1

×

×

×

×

减法计数

0

1

1

1

×

×

×

×

保持

5-7 74LS192 脚引线图

三、抢答器原理图

抢答器各部分之间的逻辑关系如图5-12所示。

抢答号显示电路如图5-13所示。

延时显示电路如图5-14所示。

秒脉冲电路如图5-15所示。

蜂鸣器电路如图5-16所示。

逻辑控制电路如图5-17所示。

抢答器各部分之间的逻辑关系如图5-12所示。其中秒脉冲电路为整个系统提供基本时钟,系统在基本时钟驱动下完成各部分时序动作。抢答号显示电路的功能是在特定的时间之内显示出第一个按下的按键号码,电路中设计了自锁电路。使得当第一个键按下后,其他按键不起作用。

延时显示电路的功能是当主持人开关按下后开始显示计时时间。逻辑控制电路完成各个电路间的信号逻辑变换。蜂鸣电路控制蜂鸣器在适当的工作时段发出声音提示。

5-12 抢答器总逻辑图

抢答号显示电路如图5-13所示。本电路由优先编码器U1RS触发器U2,译码器U3及数码管U4组成。S0—S78个抢答按键。抢答时最先按下的按键号被U1编码,送到RS触发器U2的输入端,YEX被送到1S,按键号被送到2S,3S,4SU2的输出分别是1Q,2Q,3Q,4Q。其中1Q锁存了YEX1Q=1,既为按键有效。1Q又被反送回U1EI端,使U1禁止编码。此时,按键号被锁存到U2中直到下一次按下主持人控制开关。同时U2中的按键号又被送到译码器U3U4显示出来。图中RBO信号是禁止显示信号,当RBO=1时,禁止显示。当RBO=0时,正常显示抢答号。

蜂鸣器电路如图5-16所示。主电路由74121单稳态触发器组成,当输入端345管脚符合表5-6时,6Q端输出一个延时高电平,由三极管T1驱动蜂鸣器B1发出响声。声音持续时间由R1C1的时间常数决定(原理见8.集成单稳态触发器一节)。

5-16 蜂鸣器电路图

逻辑控制电路如图5-17所示。电路由一个三输入与门U 14A 、两个非门U 13A U13B和一个与非门U 15A 组成。图中CP是秒脉冲电路输出的时钟信号。1Q是有键按下时的锁存信号。1Q高电平时有效。从图中可以看出,1Q=1时:U 13A 输出=0,这个信号将U 14A U 15A 两个门封锁。使U 14A 输出恒为0U 15A 输出恒为1。从图中还可发现定时到信号与1Q有相似之处。当定时到信号=0时,也将U 14A U 15A 两个门封锁。使U 14A 输出恒为0U 15A 输出恒为1CD是本电路的一个输出信号,CD实际上是一个受控的时钟信号。当定时到信号=11Q=0时,CD是一个与CP反相位的方波脉冲。当上述条件不成立时,CD恒为1RBO是本电路的另一个输出端,它控制抢答号的显示。RBO=1时,抢答号可以显示。RBO=0时,抢答号不显示。

5-17 逻辑控制电路图

主持人开关按下,279R端为零,1Q~4Q为零,148的使能端EI为零,启动该芯片;无论哪位抢答者按下任何一个抢答开关,148有对应输出,同时GS输出为零,使1Q=1,通过EI封锁148芯片,此时,其它抢答者再按下抢答开关均不再起作用。

六、PCB图和安装图

  • 2
    点赞
  • 4
    评论
  • 9
    收藏
  • 一键三连
    一键三连
  • 扫一扫,分享海报

相关推荐
具有定时功能八路数显抢答器设计 摘要: 本文介绍了一种用74系列常用集成电路设计数码显示八路抢答器电路组成、设计思路及功能。该抢答器除具有基本抢答功能外,还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答时间,系统将完成自动倒计时。若在规定时间内有人抢答,则计时将自动停止;若在规定时间内无人抢答,则系统中蜂鸣器将发响,提示主持人本轮抢答无效,实现报警功能。 关键词: 八路, 抢答器, 设计,定时,计时,报警 Abstract: In this paper, the electric circuit and designing thought of an answering racer based on the common-used series of 74 IC with 8-wire is introduced, and its function is also described. The answering race’s function includes timing, counting, and alarming, besides the basic function of an answering racer. The host sets the provided time for the answering race through the time-setting switch, after this the system will count down the time automatically. If anybody answer the question on time, the counting of time will stop; If nobody answer the question on time, the alarm will give out some sound, helping the host know the race in this turn is of no use, so the function of alarming is achieved. Keywords: 8-wire, answering racer, design, timing, counting, alarming 一、引言 工厂、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。在我校举行各种竞赛中我们经常看到有抢答环节,举办方多数采用让选手通过举答题板方法判断选手答题权,这在某种程度上会因为主持人主观误断造成比赛不公平性。为解决这个问题,我们小组准备就本次大赛机会制作一个低成本但又能满足学校需要八路数显抢答器。 二、设计任务及系统功能简介 1.基本功能: (1) 抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0 ~ S7表示。 (2) 设置一个系统清除和抢答控制开关S,该开关由主持人控制。 (3) 抢答器具有锁存显示功能。即选手按动按钮,锁存相应编号,扬声器发出声响提示,并在DPY_7-SEG七段数码管上显示选手号码。选手抢答实行优先锁存,优先抢答选手编号一直保持到主持人将系统清除为止。 2.扩展功能: (1) 抢答器具有定时抢答功能,且一次抢答时间由主持人设定(如30秒)。当主持人启动"开始"键后,定时器进行减计时。 (2) 参赛选手在设定时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手编号和抢答时间,并保持到主持人将系统清除为止。在这段(3) 如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。 三、实现原理电路 1.数字抢答器总体方框图 如图1所示为总体方框图。其工作原理为:接通电源后,主持人将开关拨到"清零"状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置;开始"状态,宣布"开始"抢答器工作。定时器倒计时,扬声器给出声响提示。选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。 总体框图 图1 2.单元电路设计 (1) 抢答器电路 设计电路如图2所示。电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能:一是分辨出选手按键先后,并锁存优先抢答者编号,同时译码显示电路显
用面包板制作四人抢答器 四人智力竞赛抢答器 一、设计 1.掌握四人智力竞赛抢答器电路设计、组装调试方法。 2.熟悉数字集成电路设计和使用方法。 二、设计任务要求 1、设计任务 设计一台可供4名选手参加比赛智力竞赛抢答器。 用数字显示抢答倒计时间,由“9”倒计到“0”时,无人抢答,蜂鸣器连续响1秒。选手抢答时,数码显示选手组号,同时蜂鸣器响1秒,倒计时停止。 2、设计要求 (1)4名选手编号为:1,2,3,4。各有一个抢答按钮,按钮编号选手编号对应,也分别为1,2,3,4。 (2)给主持人设置一个控制按钮,用来控制系统清零(抢答显示数码管灭灯)和抢答开始。 (3)抢答器具有数据锁存和显示功能。抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并在抢答显示器上显示该编号,同时扬声器给出音响提示,封锁输入编码电路,禁止其他选手抢答。抢答选手编号一直保持到主持人将系统清零为止。 (4)抢答器具有定时(9秒)抢答功能。当主持人按下开始按钮后,定时器开始倒计时,定时显示器显示倒计时间,若无人抢答,倒计时结束时,扬声器响,音响持续1秒。参赛选手在设定时间(9秒)内抢答有效,抢答成功,扬声器响,音响持续1秒,同时定时器停止倒计时,抢答显示器上显示选手编号,定时显示器上显示剩余抢答时间,并保持到主持人将系统清零为止。 (5)如果抢答定时已到,却没有选手抢答时,本次抢答无效。系统扬声器报警(音响持续1秒),并封锁输入编码电路,禁止选手超时后抢答,时间显示器显示0。 (6)可用石英晶体振荡器或者555定时器产生频率为1Hz脉冲信号,作为定时计数器CP信号。 三、四人智力竞赛抢答器电路原理及设计 1、设计方案 抢答器具有锁存、定时、显示和报警功能。即当抢答开始后,选手抢答按动按钮,锁存器锁存相应选手编码,同时用LED数码管把选手编码显示出来,并且开始抢答时间倒计时,同时用LED数码管把选手所剩抢答时间显示出来。而在选手按键抢答以及抢答时间倒计时到时时候都有报警以提醒主持人和选手。抢答时间设定9秒,报警响声持续1秒。接通电源后,主持人将开关拨到“清除”状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置“开始”状态,宣布“开始”抢答器工作。定时器倒计时,扬声器给出声响提示。选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。 2、系统框图 当主持人宣布开始,定时电路开始秒脉冲电路作用而进行倒记时,并通过译码器在显示器中显示。报警电路给出声音提示。当选手首先按某一开关键时,可通过触发锁存电路被触发并锁存,在输出端产生相应开关电平信息,同时为防止其它开关随后触发而产生紊乱,最先产生输出电平变化又反过来将触发电路锁定。然后在译码器中译码,将触发器输出数据转换为数码管需要逻辑状态。最后在显示电路中显示出所按键选手号码。若有多个开关同时按下时,则在它们之间存在着随机竞争问题,结果可能是它们中任一个产生有效输出。如图1. 图1系统框图 3、方案比较 方案1:采用CD4511芯片作为抢答信号触发、锁存和译码输出。这样虽然比较简便,但实际在实现锁存功能时比较繁琐难实现。 方案2:采用D触发器和译码器来完成抢答部分。虽然元件较多,但在实现锁存功能时可以简单实现。 经过对比两方案优缺点,决定采用抢答信号锁存简单实现方案2。然后利用软件Multisim来进行仿真调试,再进行逐步改进。 4、单元电路设计及元器件选择 (1)抢答电路 电路如图2所示。该电路完成两个功能:一是分辨出选手按键先后,并锁定74LS175功能真值表即优先抢答者编号,同时译码显示电路显示选手编号;二是要使其他选手随后按键操作无效。
©️2020 CSDN 皮肤主题: 大白 设计师:CSDN官方博客 返回首页
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值