![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
IC design
文章平均质量分 75
mymatin1004
科研界的小学生
展开
-
Cadence 报错 SYNTAX ERROR found at line 3 column 59 of file *ciwInPort* 解决方案
最近用Cadence画原理图一句话概括(若没有帮助的话方便尽快换到其他页面)如果只用到gui层面(没涉及ocean语言,未改动文件目录脚本的情况下):把所有子电路重新check and save 一下,或者打开所有子电路,然后使用快捷键 Shift+ x。然后再回到原来的电路里面进行Netlist and Run 操作。如果还是没有帮助的话,这篇文章就对您没什么帮助了…Good luck...原创 2018-11-04 20:21:01 · 8317 阅读 · 2 评论 -
CentOS 安装Chisel准备环境
目录安装java安装sbt安装Verilator安装发行版Chisel(这里用v3.1.6举例)初步测试Chisel是否可以运行Chisel 教程体验安装java在terminal中运行如下语句:sudo yum install java-1.8.0-openjdk*安装sbt在terminal中运行代码:curl https://bintray.com/sbt/rpm/rpm &g...原创 2019-03-10 23:37:28 · 1730 阅读 · 0 评论 -
使用 Cadence ams 仿真器 对 混合信号电路 进行仿真
文章目录Cadence 基于ams仿真器的混合信号电路仿真建立数字(Digital)模块建立 Analog - Digital 混合仿真原理图建立 Analog - Digital 混合仿真config文件配置混合信号电路仿真环境针对混合信号电路demo进行仿真Cadence 基于ams仿真器的混合信号电路仿真你好,这里是一篇关于使用 Cadence 软件通过 ams 仿真器对混合信号电路(D...原创 2019-08-09 00:47:33 · 21735 阅读 · 36 评论