MIPS/RISC-V RegFile设计

最新推荐文章于 2024-05-26 10:08:28 发布
最新推荐文章于 2024-05-26 10:08:28 发布
阅读量5.1k 收藏 25
点赞数 3
文章标签： risc-v 单片机 嵌入式硬件

任务描述

本关任务：利用 Logisim 平台构建一个简化的 MIPS/RISC-V 寄存器文件，内部包含8个8位寄存器。

相关知识

寄存器文件（RegFile）又称寄存器堆，是CPU中多个寄存器组成的阵列。MIPS/RISV-V寄存器文件通常具有两个读端口与一个写端口，可以多路并发访问不同的寄存器，从而提高CPU的数据吞吐能力。其原理示意图如下：

 

写入端口可以采用译码器或者多路分配器（解复用器DMUX），读出端口可以采用多路选择器（数据选择器MUX）。

引脚说明

信号I/O位宽说明
R1#输入3 位第1个读寄存器的编号
R2#输入3 位第2个读寄存器的编号
W#输入3 位写寄存器的编号
CLK输入1 位时钟信号，上升沿有效
WE输入1 位寄存器写使能
Din输入8 位寄存数据输入，WE=1、 CLK↑将Din写入W#寄存器
RD1输出8 位R1# 寄存器的值，0号寄存器的值恒零
RD2输出8 位R2# 寄存器的值，0号寄存器的值恒零

实验内容

实验电路框架RegFile.circ下载：鼠标右击右侧代码区，Download File 在Logisim中打开实验电路框架，在工程中绘制电路并进行测试。

封装外观

 

测试说明

请用记事本或者其他纯文本编辑器打开电路文件（RegFile.circ），全选、复制，然后粘贴到代码窗口中，点击右下方的“评测”按钮，平台会对你的代码进行测试。

部分代码段：

<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.15.0.2.exe" version="1.0">
This file is intended to be loaded by Logisim http://logisim.altervista.org
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="appear" val="left"/>
      <a name="bit0" val="0"/>
      <a name="bit1" val="1"/>
      <a name="bit2" val="2"/>
      <a name="bit3" val="3"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="false"/>
      <a name="width" val="1"/>
      <a name="tristate" val="true"/>
      <a name="pull" val="none"/>
      <a name="label" val=""/>
      <a name="labelloc" val="north"/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
    </tool>
    <tool name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10signed"/>
      <a name="label" val=""/>
      <a name="labelloc" val="north"/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
    </tool>
    <tool name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="tunnel"/>
      <a name="labelfont" val="Dialog plain 12"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
      <a name="pull" val="0"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
      <a name="highDuration" val="1"/>
      <a name="lowDuration" val="1"/>
      <a name="label" val=""/>
      <a name="labelloc" val="west"/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
    </tool>
    <tool name="ProgrammableGenerator">
      <a name="facing" val="east"/>
      <a name="nState" val="4"/>
      <a name="label" val=""/>
      <a name="labelloc" val="west"/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
      <a name="Contents" val=""/>
    </tool>
    <tool name="Constant">
      <a name="facing" val="north"/>
      <a name="width" val="3"/>
      <a name="value" val="0x0"/>
    </tool>
    <tool name="Power">
      <a name="facing" val="north"/>
      <a name="width" val="1"/>
    </tool>
    <tool name="Ground">
      <a name="facing" val="south"/>
      <a name="width" val="1"/>
    </tool>
    <tool name="Transistor">
      <a name="type" val="p"/>
      <a name="facing" val="east"/>
      <a name="gate" val="tl"/>
      <a name="width" val="1"/>
    </tool>
    <tool name="Transmission Gate">
      <a name="facing" val="east"/>
      <a name="gate" val="tl"/>
      <a name="width" val="1"/>
    </tool>
    <tool name="Bit Extender">
      <a name="in_width" val="32"/>
      <a name="out_width" val="1"/>
      <a name="type" val="zero"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="NOT Gate">
      <a name="facing" val="east"/>
      <a name="width" val="1"/>
      <a name="size" val="20"/>
      <a name="out" val="01"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
    </tool>
    <tool name="Buffer">
      <a name="facing" val="east"/>
      <a name="width" val="3"/>
      <a name="out" val="01"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
    </tool>
    <tool name="AND Gate">
      <a name="facing" val="east"/>
      <a name="width" val="16"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
      <a name="out" val="01"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
      <a name="negate0" val="false"/>
      <a name="negate1" val="false"/>
    </tool>
    <tool name="OR Gate">
      <a name="facing" val="east"/>
      <a name="width" val="1"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
      <a name="out" val="01"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
      <a name="negate0" val="false"/>
      <a name="negate1" val="false"/>
    </tool>
    <tool name="NAND Gate">
      <a name="facing" val="east"/>
      <a name="width" val="1"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
      <a name="out" val="01"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
      <a name="negate0" val="false"/>
      <a name="negate1" val="false"/>
    </tool>
    <tool name="NOR Gate">
      <a name="facing" val="east"/>
      <a name="width" val="1"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
      <a name="out" val="01"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
      <a name="negate0" val="false"/>
      <a name="negate1" val="false"/>
    </tool>
    <tool name="XOR Gate">
      <a name="facing" val="east"/>
      <a name="width" val="1"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
      <a name="out" val="01"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
      <a name="xor" val="odd"/>
      <a name="negate0" val="false"/>
      <a name="negate1" val="false"/>
    </tool>
    <tool name="XNOR Gate">
      <a name="facing" val="east"/>
      <a name="width" val="1"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
      <a name="out" val="01"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
      <a name="xor" val="odd"/>
      <a name="negate0" val="false"/>
      <a name="negate1" val="false"/>
    </tool>
    <tool name="Odd Parity">
      <a name="facing" val="south"/>
      <a name="width" val="1"/>
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
      <a name="out" val="01"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
      <a name="negate0" val="false"/>
      <a name="negate1" val="false"/>
      <a name="negate2" val="false"/>
    </tool>
    <tool name="Even Parity">
      <a name="facing" val="east"/>
      <a name="width" val="1"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
      <a name="out" val="01"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
      <a name="negate0" val="false"/>
      <a name="negate1" val="false"/>
    </tool>
    <tool name="Controlled Buffer">
      <a name="facing" val="east"/>
      <a name="width" val="1"/>
      <a name="control" val="right"/>
      <a name="negatecontrol" val="false"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
    </tool>
    <tool name="Controlled Inverter">
      <a name="facing" val="east"/>
      <a name="width" val="1"/>
      <a name="size" val="20"/>
      <a name="control" val="right"/>
      <a name="negatecontrol" val="false"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="facing" val="east"/>
      <a name="selloc" val="bl"/>
      <a name="select" val="2"/>
      <a name="width" val="32"/>
      <a name="disabled" val="Z"/>
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="facing" val="east"/>
      <a name="selloc" val="bl"/>
      <a name="select" val="2"/>
      <a name="width" val="1"/>
      <a name="tristate" val="false"/>
      <a name="disabled" val="Z"/>
      <a name="enable" val="false"/>
    </tool>
    <tool name="Decoder">
      <a name="facing" val="east"/>
      <a name="selloc" val="bl"/>
      <a name="select" val="2"/>
      <a name="tristate" val="false"/>
      <a name="disabled" val="Z"/>
      <a name="enable" val="false"/>
    </tool>
    <tool name="DisplayDecoder">
      <a name="facing" val="east"/>
      <a name="multibit" val="true"/>
    </tool>
    <tool name="Priority Encoder">
      <a name="facing" val="east"/>
      <a name="select" val="3"/>
      <a name="disabled" val="Z"/>
    </tool>
    <tool name="BitSelector">
      <a name="facing" val="east"/>
      <a name="selloc" val="bl"/>
      <a name="width" val="31"/>
      <a name="group" val="5"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3">
    <tool name="Adder">
      <a name="width" val="6"/>
    </tool>
    <tool name="Subtractor">
      <a name="width" val="5"/>
    </tool>
    <tool name="Multiplier">
      <a name="width" val="1"/>
    </tool>
    <tool name="Divider">
      <a name="width" val="16"/>
    </tool>
    <tool name="Negator">
      <a name="width" val="1"/>
    </tool>
    <tool name="Comparator">
      <a name="width" val="16"/>
      <a name="mode" val="twosComplement"/>
    </tool>
    <tool name="Shifter">
      <a name="width" val="8"/>
      <a name="shift" val="ll"/>
    </tool>
    <tool name="BitAdder">
      <a name="width" val="8"/>
      <a name="inputs" val="1"/>
    </tool>
    <tool name="BitFinder">
      <a name="width" val="8"/>
      <a name="type" val="low1"/>
    </tool>
  </lib>
  <lib desc="#Memory" name="4">
    <tool name="D Flip-Flop">
      <a name="trigger" val="high"/>
      <a name="Pre/Clr Positions" val="ABOVE_BELOW"/>
      <a name="NegatePresetClear" val="false"/>
      <a name="enable" val="false"/>
      <a name="NewFFLayout" val="true"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
    </tool>
    <tool name="T Flip-Flop">
      <a name="trigger" val="rising"/>
      <a name="Pre/Clr Positions" val="ABOVE_BELOW"/>
      <a name="NegatePresetClear" val="false"/>
      <a name="enable" val="false"/>
      <a name="NewFFLayout" val="true"/>
      <a name="label" val=""/>
      <a name="labelfont" val="Dialog plain 12"/>
      <a name="labelcolor" val="#000000"/>
    </tool>

答案和解析：

 MIPS/RISC-VRegFile设计答案代码-C++文档类资源-CSDN文库

Clemintine
关注
  • 3
    点赞
  • 踩
  • 25
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
寄存器堆计算机组成实验,计算机组成原理寄存器堆实验报告
weixin_42616115的博客
07-15 1407
实验七-八 寄存器堆实验姓名：陈衍席 学号:1205110125 网工1202【实验环境】1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台，排线若干。【实验目的】本次实验要求掌握触发器的基本原理，掌握寄存器和寄存器堆的组成原理。【实验要求】本次实验只需要设计并实现8位触发器和32位触发器。【实验原...
riscv-mini 学习记录三 RegFile模块和ImmGen模块
chenxigeng的专栏
01-27 1501
一、RegFile模块 在记录一中，我们列出了RV32I的32个寄存器。下面分析寄存器模块的定义。 package mini import chisel3._ import freechips.rocketchip.config.Parameters class RegFileIO(implicit p: Parameters) extends CoreBundle()(p) { val raddr1 = Input(UInt(5.W)) val raddr2 = Input(UInt(
Verilog实战学习到RiscV - 2 ： wire 和 reg 的区别
最新发布
程序猿Boris--CodeMonkey Boris
05-26 369
看Verilog例子过程中，总是分不清 和 的区别。这篇文章把两者放在一起总结一下，并且对比何时使用它们。 是 Verilog 设计中的简单导线（或任意宽度的总线）。使用 时的语法规则如下：程序 1 显示了 的各种合法用法。 1.2 ：组合逻辑和时序逻辑 与 类似，但可以像寄存器一样存储信息（“状态”）。使用 的语法规则如下：程序 2 显示了 元素的各种合法用法。 1.3 和 何时可互换 在某些情况下， 和 可以互换使用：
实验四 MIPS寄存器文件设计 Logisim
热门推荐
weixin_51691714的博客
04-18 1万+
Logisim MIPS寄存器文件设计
计组头哥实验 实验三 MIPS寄存器实验
gdz0007的博客
06-21 4992
了解 MIPS 寄存器文件基本概念，进一步熟悉多路选择器、译码器、解复用器等 Logisim 组件的使用，并利用相关组件构建 MIPS 寄存器文件。
MIPS/RISC-V ALU设计
mysterystudio的博客
09-18 3046
MIPS/RISC-V ALU设计 解析代码答案 来自头歌题目的解析。 代码直接复制到网站就可以过了。
Logism · MIPS文件寄存器 实验
摸鱼大师丶苏晓辉
05-11 5904
实验五 MIPS文件寄存器 设计要求： 利用 Logisim 平台构建一个简化的 MIPS 寄存器文件，内部包含4个32位寄存器 实验目的： 学生了解 MIPS 寄存器文件基本概念，进一步熟悉多路选择器、译码器、解复用器等 Logisim 组件的使用，并利用相关组件构建 MIPS 寄存器文件 方案设计 A.宏观设计 a.寄存器的选择 通过解复用器，将【使能信号】通过【芯片选择W#】，输出给对应寄存器 ...
MIPS寄存器文件设计实验
学习
02-17 7444
实验目的 学生了解 MIPS\text{MIPS}MIPS 寄存器文件基本概念，进一步熟悉多路选择器、译码器、解复用器等 Logisim\text{Logisim}Logisim 组件的使用，并利用相关组件构建 MIPS\text{MIPS}MIPS 寄存器文件。 主要任务 利用 Logisim\text{Logisim}Logisim 平台构建一个简化的MIPS寄存器文件，内部包含 444 个 323232 位寄存器。R1#R_1\#R1​# 为第 111 个读寄存器的编号，R2#R_2\#R2​# 为第
基于MIPS指令集单周期CPU设计与实现——硬布线式
weixin_44644443的博客
07-18 7896
指令分析 指令分析是第一步：MIPS指令集一共有三种指令。 R型（寄存器型）：由Op(6位，下同)操作码,Rs(5),Rt(5),Rd(5),shamt(5)移位位,func(6)功能码组成 I型（立即数型）：由Op(6)，Rs（5），Rt（5），imm16（16）16位立即数组成 J型（跳转型）：由Op（6），imm26（26）26位立即数组成 下面是我选的一部分指令的分析 助记符 指令格式 示例 示例含义
MIPS/RISC-V RegFile设计 答案代码
09-18
MIPS/RISC-V RegFile设计 答案代码 来自我对头歌上面这关的解析代码。
0 CPU硬件设计要求1
08-08
本文将详细探讨CPU硬件设计的要求，主要涉及MIPS、RISC-V和ARM等架构。在进行CPU设计时，我们需要理解其基本组成、设计流程、时间限制以及特定的约束文件。同时，我们还将讨论实验报告的编写要求。 一、CPU组成 CPU...
MIPS寄存器文件 (练习)
05-02
在行为VHDL中（使用3个并发进程）描述图1所示的MIPS寄存器文件，该文件通过以下接口支持3操作数算术运算： • Generics: - Register file size/depth (reg_file_depth with default value of 23 registers) - Register file width (reg_file_width with default value of 32 bits) • Inputs: - Clock (clk -> 1 bit) - Asynchronous reset (rst -> 1 bit) - Register write enable (RegWrite -> 1 bit) 1 -> enable writing to register file, 0 -> disable writing to register file - Read Address for first (read) operand (RA1 -> [log2 (reg_file_depth)] bits) - Read Address for second (read) operand (RA2 -> [log2 (reg_file_depth)] bits) - Write Address for third (write) operand (WA -> [log2 (reg_file_depth)] bits) - Write Data for third (write) operand (WD -> reg_file_width bits) • Outputs: - Read Data for first (read) operand (RD1 -> reg_file_width bits) - Read Data for second (read) operand (RD2 -> reg_file_width bits) • In Vivado - Create a blank project - Add design and simulation source files - Run behavioral simulation - Your waveform configuration should be identical to the provided waveform snapshot, see Figure 2. • In your design: - Guard against address-spilling (address-overflow) where addresses could go out of range, e.g., exceeding the register file size/depth. - Guard against unintentional writes to register zero ($0), i.e., $0 is read-only and has always the value 0.
MIPS寄存器文件设计.txt
06-01
完成存储扩展设计后，可以在寄存器文件自动测试电路中进行测试，电路会自动进行评分，确认实验完成正确后，可利用文本编辑工具打开 storage.circ ，将所有文字信息复制粘贴到 Educoder 平台的 storage.circ 文件中，再点击评测按钮即可进行本关测试。平台会对你设计的电路进行自动测试，为方便测试，请勿修改子电路封装，
MIPS.rar_mips.v_mips字长_mips指令_resultuso
09-20
在计算机体系结构领域，MIPS（Microprocessor without Interlocked Pipeline Stages）是一种广泛使用的精简指令集计算机（RISC）架构。本项目聚焦于32位字长的MIPS CPU设计，通过代码实现来深入理解MIPS的内部运作...
ksdm1_modelsimverilog_Men!_MIPS32条基本指令的设计_MIPS32_
10-01
MIPS32是一种广泛使用的精简指令集计算机（RISC）架构，其核心设计原则是高效、简单和可预测性。在设计一个MIPS32处理器时，理解并实现这些基本指令是至关重要的。 首先，让我们从"if-Id-regfile"模块开始。IF...
MIPS.zip_MIPS
09-22
在计算机硬件设计领域，MIPS（Microprocessor without Interlocked Pipeline Stages，无互锁流水线级微处理器）架构是一种广泛使用的RISC（精简指令集计算机）架构。MIPS以其高效、简洁的指令集和流水线设计闻名，常...
存储系统设计(HUST)--第2关：MIPS寄存器文件设计
qq_66047907的博客
12-10 1583
主页有专栏
MIPS寄存器文件设计
好好学习，天天向上
05-17 3413
MIPS寄存器文件设计
组成原理实验 Logisim 存储器实验 Hust
qq_43434682的博客
06-03 8614
1.MIPS RAM 2.MIPS Regfile 3.Cache(全相联)
mips/risc-v regfile设计
03-16
MIPS/RISC-V regfile设计是指在MIPS/RISC-V处理器中，寄存器文件的设计。寄存器文件是处理器中用于存储数据的一种硬件设备，它包含多个寄存器，每个寄存器都可以存储一个数据。在MIPS/RISC-V处理器中，寄存器文件通常包含32个寄存器，每个寄存器的位宽为32位。寄存器文件的设计需要考虑到寄存器的读写速度、寄存器的位宽、寄存器的数量等因素，以保证处理器的性能和稳定性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值