存储系统设计(HUST)--第2关：MIPS寄存器文件设计

已于 2023-12-22 10:53:57 修改
阅读量1.5k 收藏 13
点赞数 15
分类专栏： 计算机组成原理 # 存储系统设计(HUST) 文章标签： 学习方法
于 2023-12-10 14:59:11 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_66047907/article/details/134908535
版权

第2关：MIPS寄存器文件设计

（百度网盘下载免费）

实验目的

学生了解 MIPS 寄存器文件基本概念，进一步熟悉多路选择器、译码器、解复用器等 Logisim 组件的使用，并利用相关组件构建 MIPS 寄存器文件。

实验内容

利用 Logisim 平台构建一个简化的 MIPS 寄存器文件，内部包含4个32位寄存器，其具体引脚与功能描述如下表。

确认实验完成正确后，可利用文本编辑工具打开 storage.circ ，将所有文字信息复制粘贴到 Educoder 平台的 storage.circ 文件中，再点击评测按钮即可进行本关测试。平台会对你设计的电路进行自动测试，为方便测试，请勿修改子电路封装，本关测试用例如下:

链接：https://pan.baidu.com/s/18R0y7N7nYlbHrdpkUeazFg 
提取码：hcpv

如果对你有帮助，请给博主点个赞吧！！！

KT--
关注
  • 15
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
MIPS寄存器文件设计
好好学习，天天向上
05-17 3414
MIPS寄存器文件设计
华科计算机组成原理 头歌Educoder Logisim 存储系统设计(HUST) 1~7关满分通关文件
06-27
仅是通过头歌测试的完成文件（storage.circ）7关全部...汉字字库存储芯片扩展实验|MIPS寄存器文件设计|MIPS RAM设计|全相联cache设计|直接相联cache设计|4路组相连cache设计|2路组相联cache设计 学习交流q 2267261634
寄存器文件设计实验报告（完整）+代码
04-28
华中科技大学计算机组成原理实验（完整）+代码参考---自己写的 1.了解寄 MIPS 寄存器文件基本概念 2.进一步熟悉多路选择器、译码器、解复用器等 Logisim 组件的使用 3.利用相关组件构建 MIPS 寄存器文件
MIPS寄存器文件设计.txt
06-01
完成存储扩展设计后，可以在寄存器文件自动测试电路中进行测试，电路会自动进行评分，确认实验完成正确后，可利用文本编辑工具打开 storage.circ ，将所有文字信息复制粘贴到 Educoder 平台的 storage.circ 文件中，再点击评测按钮即可进行本关测试。平台会对你设计的电路进行自动测试，为方便测试，请勿修改子电路封装，
实验四 MIPS寄存器文件设计 Logisim
weixin_51691714的博客
04-18 1万+
Logisim MIPS寄存器文件设计
计组头哥实验 实验三 MIPS寄存器实验
gdz0007的博客
06-21 4995
了解 MIPS 寄存器文件基本概念，进一步熟悉多路选择器、译码器、解复用器等 Logisim 组件的使用，并利用相关组件构建 MIPS 寄存器文件。
Logism · MIPS文件寄存器 实验
摸鱼大师丶苏晓辉
05-11 5905
实验五 MIPS文件寄存器 设计要求： 利用 Logisim 平台构建一个简化的 MIPS 寄存器文件，内部包含4个32位寄存器 实验目的： 学生了解 MIPS 寄存器文件基本概念，进一步熟悉多路选择器、译码器、解复用器等 Logisim 组件的使用，并利用相关组件构建 MIPS 寄存器文件 方案设计 A.宏观设计 a.寄存器的选择 通过解复用器，将【使能信号】通过【芯片选择W#】，输出给对应寄存器 ...
（头歌）计算机组成原理存储系统设计（HUST）1-7关答案
05-16
对应关卡为：第1关—汉字字库存储芯片扩展实验，第2关—MIPS寄存器文件设计，第3关—MIPS RAM设计，第4关—全相联cache设计，第5关—直接相联cache设计，第6关—4路组相连cache设计，第7关—2路组相联cache设计。
头歌教学实践平台 计算机组成原理 存储系统设计(HUST)
04-25
头歌教学实践平台计算机组成原理存储...第2关 MIPS寄存器文件设计.txt 第3关 MIPS RAM设计.txt 第4关 全相联cache设计.txt 第5关 直接相联cache设计.txt 第6关 4路组相连cache设计.txt 第7关 2路组相联cache设计.txt
计组头歌实验：MIPS单周期CPU设计(24条指令)(HUST)1-4关源码
07-03
《MIPS单周期CPU设计详解——基于HUST头歌实验》 在计算机科学领域，CPU（中央处理器）是计算机硬件系统的核心，它负责执行软件程序中的指令。MIPS（Microprocessor without Interlocked Pipeline Stages）是一种...
MIPS寄存器文件 (练习)
05-02
在行为VHDL中（使用3个并发进程）描述图1所示的MIPS寄存器文件，该文件通过以下接口支持3操作数算术运算： • Generics: - Register file size/depth (reg_file_depth with default value of 23 registers) - Register file width (reg_file_width with default value of 32 bits) • Inputs: - Clock (clk -> 1 bit) - Asynchronous reset (rst -> 1 bit) - Register write enable (RegWrite -> 1 bit) 1 -> enable writing to register file, 0 -> disable writing to register file - Read Address for first (read) operand (RA1 -> [log2 (reg_file_depth)] bits) - Read Address for second (read) operand (RA2 -> [log2 (reg_file_depth)] bits) - Write Address for third (write) operand (WA -> [log2 (reg_file_depth)] bits) - Write Data for third (write) operand (WD -> reg_file_width bits) • Outputs: - Read Data for first (read) operand (RD1 -> reg_file_width bits) - Read Data for second (read) operand (RD2 -> reg_file_width bits) • In Vivado - Create a blank project - Add design and simulation source files - Run behavioral simulation - Your waveform configuration should be identical to the provided waveform snapshot, see Figure 2. • In your design: - Guard against address-spilling (address-overflow) where addresses could go out of range, e.g., exceeding the register file size/depth. - Guard against unintentional writes to register zero ($0), i.e., $0 is read-only and has always the value 0.
华中科技大学-计算机组成原理-educoder Logisim-储存系统设计（HUST） 答案代码
06-24
华中科技大学-计算机组成原理-educoder Logisim-储存系统设计（HUST） 答案代码 1.汉字字库存储芯片扩展实验 2.MIPS寄存器文件设计 3.MIPS RAM设计 4.全相联cache设计 5.直接相联cache设计 6.4路组相连cache设计 7.2路组相联cache设计
MIPS CPU设计(HUST)
07-01
总结来说，"MIPS CPU 设计(HUST)"涵盖了 MIPS 架构的理论知识、CPU 的基本构造、指令集分析、设计流程以及实际电路图的解析。通过学习这些内容，学生不仅可以理解 CPU 工作的底层机制，还能具备设计简单处理器的能力...
头歌计算机组成原理存储系统设计实验报告（字库存储芯片，MIPS寄存器文件设计）
zhang2gongzi的博客
04-25 1万+
实验三 存储系统设计实验 本次实验只有两道题目，但其实具有一定难度，这两题分别为汉字字库存储芯片扩展实验和MIPS寄存器文件设计，这次实验利用logisim进行设计，实验报告分为两个主要部分，在这两个部分中依次对两个实验的方案设计，设计思路进行了介绍 1 字库存储芯片 1.1设计要求 现有如下 ROM 组件，4片4K32位 ROM ，7片 16K32位 ROM，实验中有一个 16*16 点阵字库文件（存储字库的存储系统），由 7 片 16K× 32 位 ROM 和一个空白器件构成。空白处表示缺少一个器件，请
MIPS寄存器文件设计实验
学习
02-17 7444
实验目的 学生了解 MIPS\text{MIPS}MIPS 寄存器文件基本概念，进一步熟悉多路选择器、译码器、解复用器等 Logisim\text{Logisim}Logisim 组件的使用，并利用相关组件构建 MIPS\text{MIPS}MIPS 寄存器文件。 主要任务 利用 Logisim\text{Logisim}Logisim 平台构建一个简化的MIPS寄存器文件，内部包含 444 个 323232 位寄存器。R1#R_1\#R1​# 为第 111 个读寄存器的编号，R2#R_2\#R2​# 为第
​华中科技大学计算机组成原理-存储系统设计(全部通关)
紫荆鱼的博客
05-13 3万+
第1关：汉字字库存储芯片扩展实验 第2关： MIPS寄存器文件设计 第3关：MIPS RAM设计 第4关：全相联cache设计 第5关：直接相联cache设计 第6关：4路组相连cache设计 第7关：2路组相连cache设计 本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计 MIPS 寄存器堆、MIPS RAM 存储器。能够利用所学习的 cache 的基本原理设计直接相联、全相联，组相联映射的硬件 cache。
MIPS 通用寄存器
热门推荐
flyingqr的专栏
12-15 5万+
MIPS有32个通用寄存器（$0-$31），各寄存器的功能及汇编程序中使用约定如下： 下表描述32个通用寄存器的别名和用途 REGISTER NAME USAGE $0 $zero 常量0(constant value 0) $1 $at 保留给汇编器(Reserved fo
logisim实验四：寄存器文件设计
gyp0205的博客
04-11 1万+
实验目的 了解寄 MIPS 寄存器文件基本概念，进一步熟悉多路选择器、译码器、解复用器等 Logisim 组件的使用，并利用相关组件构建 MIPS 寄存器文件。 设计要求 利用 logisim 平台中构建一个简化的 MIPS 寄存器文件，内部包含 4 个 32 位寄存器，完成存储扩展设计后可以在寄存器文件自动测试电路中进行测试。具体引脚与功能描述如下表： 方案设计 简化的 MIPS 寄存器文件功能：将输入数据存入选定的寄存器，输出选定寄存器的值。 设计思路：本次实验电路在逻辑上较为简单，利用解复用器实现
MIPS 寄存器文件设计——Logisim
qq_43561302的博客
06-19 1万+
一、实验目的 了解寄 MIPS 寄存器文件基本概念，进一步熟悉多路选择器、译码器、解复用器等 Logisim 组件的使用，并利用相关组件构建 MIPS 寄存器文件。 二、实验内容 利用 logisim 平台中构建一个简化的 MIPS 寄存器文件，内部包含 4 个 32 位寄存器，其具体引脚与功能描述如下表 ####电路框架 storage.circ 三、电路设计图 四、运行结果 五、心得体会 通过这次实验，我更加深入的了解了 MIPS 寄存器文件基本概念，进一步熟悉了多路选择器、译码器、解复用器等 Lo
头歌实践教学平台mipscpu设计---hust第2关:微程序地址转移逻辑设计
最新发布
11-29
在第2关的微程序地址转移逻辑设计中，我们将学习如何设计CPU的微程序地址转移逻辑，这对于CPU的正常运行至关重要。 在这一设计过程中，我们需要分析和理解MIPS CPU的工作原理，了解微程序地址转移的作用以及实现...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值