数字电路时序逻辑电路看这一篇就够啦

最新推荐文章于 2024-06-26 21:45:42 发布

减法—

最新推荐文章于 2024-06-26 21:45:42 发布

阅读量8.1k

点赞数 22

分类专栏：数字电路与逻辑设计文章标签：硬件工程学习 fpga开发

本文链接：https://blog.csdn.net/na__D/article/details/130561523

版权

数字电路与逻辑设计专栏收录该内容

2 篇文章 0 订阅

订阅专栏

一、时序逻辑电路概述

1.概念

任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。
结构特点：有反馈回路
结构单元：触发器（这里是关于触发器的文章：）

2.结构

在这里插入图片描述

X：外部输入信号
Z：外部输出信号
其中，组合电路主要包含门电路；存储电路主要是触发器或者中规模时序逻辑电路。

3.分类

同步时序电路：所有触发器受同一个时钟信号控制；
异步时序电路：触发器不受同一个时钟信号控制。
———————————————————————————————
摩尔型Moore电路：输出只依赖于当前触发器状态的时序电路
米勒型Mealy电路：输出同时依赖于当前触发器状态和外部输入的时序电路

二、寄存器

寄存器是由具有存储功能的触发器组合起来构成。
n个触发器组合在一起是n位寄存器（可以存放n位二进制代码）
在这里插入图片描述

1.移位寄存器

1.1概念

在若干相同时间脉冲下工作的以触发器为基础的器件，数据以并行或串行的方式输入到该器件中，然后每个时间脉冲依次向左或右移动一个比特，在输出端进行输出。
四种移位数据的输入-输出方式：
在这里插入图片描述

1.2串行输入

在这里插入图片描述
清0端：使所有输出信号先变0后要接入高电平

1.3并行输入

实现移位：
在这里插入图片描述
实现置数：

2.MSI移存器74194

2.1 74194双向移存器

4位输入端：串入or并入
4位输出端：串出or并出
异步清零
在这里插入图片描述
先有CP沿，工作模式端 $M_1$ $M_0$ 再工作
1在 $M_0$ 右移，1在 $M_1$ 左移（看功能图：1在右边就右移，1在左边就左移）
！记住功能表有利于后续学习哦

2.2应用

级联扩展
数据传输方式转换
例如，将串行改变为并行（串行输入和并行输出）

${Q_7}$ 当作控制端，取非= $M_1$

三、计数器

作用：记忆输入脉冲的个数。用于分频、定时、产生节拍脉冲、数字运算等。
自启动性（这个的讲解会在三计数器2卡诺图分析)，电路抗干扰能力强
分类
按工作方式：同步计数器和异步计数器
按功能：加法计数器、减法计数器、可逆计数器
按计数容量（模数）：二进制计数器（M= $2^n$ ，n是触发器的个数)、十进制计数器（M=10）、任意计数器等

此计数器结构框图是摩尔型电路
自启动性（这个的讲解会在三计数器2卡诺图分析)

1.同步二进制计数器分析（公式法分析）

特点：在同步计数器内部，各触发器受同一输入计数脉冲控制，各触发器状态的更新同步。
分析步骤：
1.分析电路结构
2.写出三组方程
a.各触发器激励方程
b.各触发器次态方程
c.电路的输出方程
3.做状态转移表、状态转移图或波形图
4.描述电路的逻辑功能
例子：
在这里插入图片描述
因为J=K=1，所以第一个触发器是T’FF
因为J=K,所以第二、三个触发器是TFF

状态转移表：

二进制同步加法计数器的结构特点：

n位二进制加法计数器要n个触发器
$T_1$ =1
$T_i$ = $\prod_{j=1}^{i-1}$ $Q_j$ (i=2,3,…,n)所以的Q相与
Z= $\prod_{j=1}^n$ $Q_j$

减法计数器
在这里插入图片描述

2.卡诺图法分析

以下图为例
在这里插入图片描述

该计数器模长=5，是任意计数器。

自启动性：
$Q_3$ $Q_2$ $Q_1$ 有三位，应该有8个状态，0~4这5个状态是有效循环状态，剩下3个状态是无效状态（偏离状态）。然后对偏离状态的次态/再次态进行分析，如果能进入有效循环状态，则该电路具有自启动性。
十进制和任意进制计数器都要检查自启动性。

上图的偏离状态的次态都分别对应了有效循环，因此具有自启动性。

3.状态转移图
在这里插入图片描述
4.功能

3.MSI同步计数器（四位二进制同步加法计数器74161）

3.1功能

在这里插入图片描述
$\overline{CR}$ :同步置数控制端（低电平有效）
$\overline{LD}$ :异步清零控制端（低电平有效）
CP：计数脉冲
$D_3$ ~ $D_0$ :并行数据输入端
$Q_3$ ~ $Q_0$ :计数编码输出端
P、T：工作模式选择端——PT=1，计数；PT=0，保持
CO= $Q_3$ $Q_2$ $Q_1$ $Q_0$ T：进位输出
在这里插入图片描述

3.2级联

异步级联
以低位片的进位输出信号作为高位片的CP输入
同步级联
低位片CO控制PT工作状态

3.3 实现模长M<16的任意进制计数器

1.异步清0法（利用 $\overline{CR}$ ）
思路：计数器从全“0”状态开始，计满M个状态后产生清“0”信号，使计数器恢复到初始全“0”状态。
在这里插入图片描述
利用 $S_M$ 状态译码产生清“0”信号

下面是个例子：
在这里插入图片描述

总结一下：
若模长为M，则电路反馈状态为M。将M对应的二进制数中含“1”的端子引入与非门的输入端，与非门的输出端接 $\overline{CR}$ 。

异步复0法存在弊端，即触发器不能同时复0（清零时间太短）导致计数出错。
解决办法：用基本SRFF暂存清零信号，保证足够的清零时间

2.反馈置数法（利用 $\overline{LD}$ ）
a.反馈置零法
在这里插入图片描述

总结一下：
若模长为M，则电路反馈状态为M-1。将M-1对应的二进制数中含“1”的端子引入与非门的输入端，与非门的输出端接 $\overline{LD}$ 。

b.置最小数法
在这里插入图片描述

总结一下：
若模长为M，则预置的最小数为16-M。将CO取反接 $\overline{LD}$ 。

c.置最大数法
在这里插入图片描述

总结一下：
若实现模长为M，则反馈状态为M-2。将M-2对应的二进制数中为1的端子引入与非门的输入端，为0的端子取反引入与非门的输入端，与非门的输出端接 $\overline{LD}$ 。

3.4 实现模长M>16的任意进制计数器

需要多片计数器级联
a.整体清“0”法 or 整体置数法
先将计数器级联成模长为 $2^n$ 的计数器（ $2^n$ >M），然后采用清“0”或置数法实现任意进制计数器。
b.分解法
将M分解成M1×M2×…Mn，且M1、M2、…Mn均不大于16，然后用74161分别实现M1、M2、…Mn进制的计数器，采用异步级联构成M进制计数器。