- 博客(13)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 数通-VRP远程登录（可本地模拟，无需路由器实物）
管理路由器可通过console线连接后进行本地管理，同时也可在局域网或者外网同过telnet远程登录进行设备管理维护。本次为telnet 远程登录的步骤。由于没有实物，通过ensp软件 ，将本地回环接口桥接到虚拟的路由器中（ensp中的路由）。首先在本地创建回环接口网卡。以win10为例。在设备管理器中，随便选择一个东西（如选中存储器控制器），然后如下图，添加过时硬件。找到网络适配器然后厂商选择Microsoft，型号 环回适配器，下一步完成安装。你可以在网络适配器中看到有以太网2 的增
2021-05-05 16:47:05
473
原创 网络分析-数通常识2-22
应用层的常见协议有如下几种。第一、DNS（域名解析系统）没有它就无法解析域名，如www.baidu.com,这是百度的域名，而在因特网中实现访问百度，需要知道它的IP。如下图中命令可得知百度的实际IP地址为14.215.177.39 这个IP直接输入到浏览器的地址栏是可以访问的。还可以发现的是，如果使用非法的DNS也就是无用的DNS时，你访问浏览器是无法通过域名打开网站的，而你的QQ却是正常聊天。为什么？因为QQ采用的直接就是IP访问，它没用到本机DNS。那为什么还要域名www.baidu.co
2021-02-22 11:55:58
617
原创 FPGA入门学习遇到的问题--在quartus中打开其它编辑软件设计代码会显示中文乱码
原因这是由于文档的编码方式不同，quartus prime 也就是较新的版本采用UTF-8的编码方式。而其它版本或者其它文本编辑器则采用的ANSI的方式。解决办法用记事本打开文档，另存为，然后可选编码方式。...
2020-12-27 16:15:23
1041
原创 在学习FPGA中遇到的问题————quartus无法创建testbench
前提：这个问题的前提是你的工程已经编译成功，如果你遇到这个问题，可以接着往下看。问题描述你可能在创建testbench的时候发现如下示例中的问题。可以看到蓝色文字中是描述问题发生的原因，翻译过来也就是没有添加仿真工具。添加仿真工具双击图片图片左上方的Files ，然后在右边弹出的窗口找到simulation 然后在tool name中悬着modelsim即可。输出testbench默认是保存在当前工程中的simulation\modelsim文件夹下的.vt格式文件。...
2020-12-27 15:55:37
2415
1
原创 FPGA入门实验之简单四位流水灯+闪烁灯与流水灯组合
设计要求要求为上电实现4位led依次循环点亮，按下复位按键熄灭。设计思路主要采用case语句实现依次点亮功能，类似于“递推赋值”。设计代码module water_light2( input clk, input rst_n, //复位按键 output [3:0] led );reg[1:0] state=0; //判断led的位置reg[4:0] led; reg [21:0]cn=0; //分频系数 reg cl
2020-06-29 10:06:48
4987
1
原创 modeslim与ise在win10中遇到的问题
1.所有步骤都按照网上的完成了但是还是用不了#####其实这是我第二次安装了，昨天手贱把ise和modeslim的关联怎没了，很奇怪，就是ise能正确调用modeslim但是却闲时no design loaded。然后一步步的把modeslim给怎没了。 #####闲话然后我安装的时候又遇到了题1的问题，发现是在win10运行patch文件时没产生LICENSE.TXT，直接运行会直接弹出来，然后运行MentorKG产生的txt文件是不行的。不知道为什么只能 在dos命令下运行patch产生的LICEN
2020-05-31 13:58:11
353
原创 FPGA数字信号处理入门之有符号数与无符号数的运算
分别产生8bit任意数乘以63的有符号与无符号结果代码在这里插入代码片`module add_8bit_63(// input [7:0] d1,// output [13:0] sum input signed [7:0]d1, //输入有符号的d1 output signed [13:0]sum,//输出无符号的结果sum output signed [7:0]d2, //输出一个d1的值 output signed [13:0]d3 //输出d1*
2020-05-13 18:08:07
1540
原创 FPGA入门实验之按键消抖
实验要求生活中很多时候都会用到按键，但按键并不是按下，抬起那么的简单，机器在检测按键按下时，也会进行一系列的判断。但在按下时不可避免的会出现按键抖动，也就是产生多个按下信号，又比如按下过后又再次快速的松开按下，这就使得机器检测到了多个按下信号脉冲，它不知道哪一个是有效的。所以此次实验就是为了消除按键抖动。设计思路在检测到按键按下时给它延迟20ms（因为绝大多数按键抖动都在这个时间左右）。也...
2020-04-17 11:07:28
1656
原创 FPGA入门实验之串口发送
要求串口助手功能实现，5个按键，按一次输出1种波特率的信号及他的一半波特率的信号，再按一次输出另一种信号，依次对应。代码设计## 分频模块module frequency( input clk_50m, input rst, output BPS_CLK1,//输出为不同波特率的信号 output BPS_CLK2, output BPS_CLK3, output B...
2020-04-13 21:12:05
348
原创 FPGA入门实验之5个连续脉冲中有超过三个高电平的检测
要求输入一串脉冲，要求检测相邻的5个连续脉冲中超过2个以上高电平的一段脉冲序列，输出一个完整周期的高电平。如输入1 2 3 4 5 6检测1 2 3 4 5 以及2 3 4 5 6 以此类推。代码module Sequence_5_Continuities_detect( input clk_i, input din_i, output dout ); ...
2020-04-08 13:47:02
926
原创 FPGA入门实验之可逆计数器
实验要求：采用ise软件，verlog语言，最后用modelsim仿真。 输入异步复位rst_n,使能端口ce_i，控制加减ctr_i,输入时钟信号clk；输出为4为位宽的d_out，实现0到15的不断计数，并且可由ctr_i控制计数的加减；实验代码module new_rev( input clk_i, input rst_i, //复位按键 input ce_...
2020-04-04 14:39:31
3996
3
原创 FPGA入门实验之边沿检测器与序列检测器
FPGA入门实验之边沿检测器与序列检测器边沿检测器D触发器原理代码原理图测试文件仿真波形序列检测器原理代码测试文件仿真波形边沿检测器边沿检测就是随着clk(时钟信号)的不断变化，当输入信号cin（暂定）发生变化时，也就是由低电平变化到高电平或者从高电平变化到低电平时，由rising（定义为检测上升沿）输出1表示检测到cin的上升沿（也就是由低电平到高电平）。同理，定义一个falling（下降沿...
2020-04-03 14:41:05
716
Ni仪器C#编程动态库资源
2023-06-16
2 分别产生8bit任意数乘以63的有符号与无符号结果.docx
2020-05-13
用dds核分别输出有符号和无符号的正弦波形.docx
2020-05-13
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人