- 博客(1)
- 收藏
- 关注
原创 参考设计,module dma_ctrl
`timescale 1 ns / 1 nsmodule dma_ctrl (//systeminput iclk,input irst,//axi_masteroutput [71:0] dma_data, //{wr_rd,adrs[31:0]}-sop-data-eopoutput dma_den,in...
2019-10-13 20:48:43 259
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人