Cadence
文章平均质量分 91
TaiBai-let
这个作者很懒,什么都没留下…
展开
-
集成电路模拟设计——【基于Serdes 应用的 串化/解串器 & 时钟数据恢复电路CDR(Cadence含参)】
本文使用理想单元库和TSMC 28nm利用理想单元完成全速树形串化器、半速树形串化器、全速移位寄存器串化器,半速多级树形解串器电路及其仿真测试1、PLL型CDR:包括压控振荡器VCO、分频器DIV、电荷泵CP、鉴频鉴相器PFD、环路滤波器LP、锁定检测电路、脉宽拓展电路等2、Bang-Bang型CDR:半速率 Bang-Bang 鉴相器、对称异或门、V/I 转换器、正交 LC 压控振荡器电路等3、PS/PI型CDR电路:PS电路设计、PI电路设计、CML到CMOS电路等。原创 2024-01-02 00:35:14 · 2752 阅读 · 0 评论 -
Cadence下切换编译器及进行VerilogA编译与建模并生成symbol(以三明治式加速度传感器为例)
本文基于CentOS的Cadence,通过VerilogA语言进行电学建模及生成symbol,主要讲述了初学者容易出现的编译器难使用的问题并通过切换Gedit编译器解决原创 2022-07-07 18:42:56 · 7633 阅读 · 2 评论