Makefile中的函数

函数是Makefile中的另一个利器，尽管使用了模式规则使得Makefile变得更加简洁，但是在Makefile中还需要指定每个项目源文件，这带来了不好的麻烦，如下代码所示

.PHONY: all

CC = gcc
RM = rm

EXE = simple
OBJS = main.o foo.o

$(EXE) : $(OBJS)
        $(CC) -o $@ $^ 

%.o : %.c
        $(CC) -o $@ -c $^

clean:
        $(RM) -fr $(EXE) $(OBJS)

如上面红色字体所示，我们每次添加一个源文件则都需要修改OBJS，这带来了不少的工作量，因此，本文开始介绍Makefile中函数的使用则可以解决此问题

首先、介绍下wildcard函数，该函数可以用于获取某种格式的文件名，测试代码如下

SRCS = $(wildcard *.c)

all:
        echo $(SRCS)

测试结果如下：

[root@test test]# ls
abc.h  a.c  b.c  c.c  Makefile
[root@test test]# make
echo a.c b.c c.c
a.c b.c c.c

接下来再介绍一个函数，patsubst，该函数可以用于替换变量后缀，测试如下所示

SRCS = $(wildcard *.c)
OBJS = $(patsubst %.c, %.o, $(SRCS))

all:
        echo $(SRCS)
        echo $(OBJS)

测试结果如下所示：

[root@test test]# make
echo a.c b.c c.c
a.c b.c c.c
echo  a.o  b.o  c.o
a.o b.o c.o

可以发现，其中的c文件后缀名全部替换成了.o格式

因此，通过以上两个函数，可以将以上Makefile文件修改成如下所示：

CC = gcc
RM = rm

EXE = simple
SRCS = $(wildcard *.c)
OBJS = $(patsubst %.c, %.o, $(SRCS))

$(EXE) : $(OBJS)
        $(CC) -o $@ $^

%.o : %.c
        $(CC) -o $@ -c $^

clean:
        $(RM) -fr $(EXE) $(OBJS)