FPGA刷题
别叫我吴彦祖
这个作者很懒,什么都没留下…
展开
-
HDLBits——Conwaylife
Conwaylife module top_module( input clk, input load, input [255:0] data, output [255:0] q ); logic [255:0] q1; logic [15:0][15:0]tmpp; assign tmpp = q1[255:0]; assign q = q1; function logic[255:0] check (input原创 2021-12-07 16:49:53 · 172 阅读 · 0 评论 -
HDLBits-Lemmings4
Lemmings4 module top_module( input clk, input areset, // Freshly brainwashed Lemmings walk left. input bump_left, input bump_right, input ground, input dig, output walk_left, output walk_right, output aaah, outpu原创 2021-11-18 09:24:19 · 98 阅读 · 0 评论 -
HDLBits-Lemmings2
Lemmings2 module top_module( input clk, input areset, // Freshly brainwashed Lemmings walk left. input bump_left, input bump_right, input ground, output walk_left, output walk_right, output aaah ); enum logic[1:0]{原创 2021-11-17 10:47:54 · 127 阅读 · 0 评论