timequest静态时序分析学习笔记
文章平均质量分 85
风笛的守望
越努力,越幸运。
展开
-
timequest静态时序分析学习笔记——基本概念
第一章 基本概念1.1延迟因素 第一,FPGA芯片内部的一些固有延迟,包括建立时间Tsu、保持时间Th和数据存入寄存器到输出管脚时间Tco,这些时间是由FPGA芯片决定的,不同的FPGA芯片这些延迟时间不一样。(如图1) 第二,路径延迟,包括时钟路径延迟和数据路径延迟,这两种延迟都与设计的逻辑有关,而最主要的延迟还是数据延迟,所以好的代码设计非常重要。(如图1) 图一 FP转载 2017-09-06 23:16:48 · 1097 阅读 · 0 评论 -
timequest静态时序分析学习笔记——命令约束
第二章 约束命令 Timequest共包括13条约束命令(从timequest工具constrants下拉菜单可选的约束命令,实际不止这么多),分别是: Creat clock Creat generated clock Set clock lantency Set clock uncertainty Set clock groups Rem转载 2017-09-06 23:17:47 · 1689 阅读 · 0 评论 -
timequest静态时序分析学习笔记——工具使用
第三章 工具使用这里我通过几条约束命令来讲解timequest工具的简单使用。3.1 creat_clock约束命令 相关代码: 图27 第一步,在quartus ii软件tools下来菜单中找到timequest timing analyze选项并打开,出现如图27的会话框: 图 28 报告窗口:通过这个窗口,我们可以知道timequest都执行了哪些任转载 2017-09-06 23:18:36 · 5122 阅读 · 0 评论