- 博客(9)
- 收藏
- 关注
原创 VDMA解析
本人第一次使用VDMA时,看的是国内某开发板的中文文档。感觉写得不错,但是容易看蒙圈。后来看了三遍英文文档(原谅工科生的英语水平) ,才理清楚。 这里着重讲他的同步机制。首先明确同步的目的。 这里设置这一功能是怕 VMDA的读写通道操作同一个帧缓存,最后数据就乱了。 举个例子,假如说VDMA设计了三个帧缓存,分别是 0 ---1 ---2;那么在写0 帧时,最好读 1帧,不然数
2017-11-28 17:09:05 5815 4
原创 关于Verilog 写法
状态机篇一、先科普 状态机是verilog开发者绕不过去的坎,复杂的控制逻辑一般都需要用到状态机。 一般常见的状态机有 一段式、两段式、三段式状态机。 这里以常规三段式状态机为例,做简要分析。写过状态机的猿的都知道,常规套路:一段状态实际转移。 一段状态转移条件,另一段是每个状态干的活。 一般状态机,假如说,不
2017-11-22 17:31:03 1089
原创 modelsim工具问题集
1、modelsim 在编译大工程时,有时候为了调试方便,需要出很多不同的小版本。 一般新手用脚本编译文件时喜欢用如下方式:##vlog -sv -work work "../verilog/Encode_Frame_HW_mb2s.v"##vlog -sv -work work "../verilog/Encode_Frame_HW_mb3s.v"##vlog -sv
2017-11-03 13:24:37 546
原创 vivado 工具问题集
1、 hw server 一直连不上 a server which has the same host name is already******************** 事实上我就安装了一个版本的vivado,而且我在任务管理器中关掉了hw_server.exe ,然后在重新开的hardware management的,vivado还是抽风。 最后迫
2017-11-03 09:34:32 3534 1
原创 vivado IP操作
1、vivado 在添加代码的时候,有时候明显添加上了,但是刷新还是会显示这个module找不到,后者报错说模块重复添加 解决之道: 在tcl 命令后面加上强制命令 -force
2017-11-01 14:47:55 1978
原创 关系linux和window双系统
楼主环境:256G固态硬盘 1T机械硬盘,机械硬盘在sd0,固态硬盘是sd11、假设是先安装window,后面安装linux。 先安装window,则在磁盘的起始地址会被安装程序放置windows的启动代码。类似于linux的bootloader。当我们在bios内部选择从SSD启动时,最先开始读SSD的磁盘起始地址内的数据,反之如果设置的时机械硬盘,则最先开始读的
2017-11-01 14:20:28 697
原创 zynq 性能分析
IP时钟限制: 1、AXI Interconnect v2.1 在PG059文档中有这个IP的始终限制 2、HP0接口的时钟时根据外面AXI接口的时钟确定的,而UG585中 p687页中有阐述,HP口的时钟是属于DDR_2X时钟域的 可以看到DDR_2X的始终可以356/267m 3、PL的时钟是单独的的PLL产生,可以很大。综合看,如果自己定制的IP 挂在zynq的总线上,
2017-10-24 10:06:50 1899
原创 菜鸟搭建zynq linux开发平台
本人机械出生,毕业后先做了两年FPGA,然后做IC开发,所以对linux一窍不通。无奈来了一家小公司,所有的环境都要自己搭,这里将自己的坑全部献上,希望能提供一些借鉴第一步: 安装虚拟机 1、注意事项 linux的版本 ubuntu 14.04--16.04,32bit-64bit 等很多个版本需要事先确定 2、系统需要安装的必要
2017-10-19 10:54:29 10543
转载 zynq开发遇到的相关问题
问题1:使用第三方平台提供的开发板,核心版未提供管教说明,而IP开发时,需要用外部复位,因此无法分管脚。解决方法: 1、用VIO,VIO可以固定初始值 2、自己做一个上电复位模块,reg初始值固定时0或者1,在始终稳定后,计数达到特定值后,拉高或者拉低(根据复位信号极性确定),从而实现复位问题2: 在某些自己定制的IP中,添加了VIO或者xi
2017-10-19 10:39:51 618
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人