传输线的阻抗匹配

传输线的阻抗匹配，顾名思义就是使负载和传输线的特征阻抗一致，避免反射的发生。反射会引起信号振铃，过冲，能量衰减，码间串扰，EMI超标等多种问题，所以才高速信号 设计中一定要选取合适的匹配方式。

　　目前匹配主要分为源端匹配和负载端匹配两大类：

　　源端匹配，是驱动端的输出阻抗与传输线的特征阻抗一致，如果驱动端源阻抗小于传输线的特征阻抗，在需要在驱动端添加一个电阻，使端源阻+电阻值=传输线特性阻抗。

　　源端匹配优点：功耗低，无直流功耗;缺点：工艺制程原因，芯片输出阻抗不好控制，很难做到匹配。

　　负载端匹配(终端匹配)，是采用是负载的阻抗和传输线一致的方式，从而达到一致反射的目的。优点：容易做到匹配;缺点：有直流功耗。

　　有些需要直流偏压的负载(如ECL)，需要在负载端使用戴维南匹配方式，使用两个电阻决定信号的DC偏压大小，两个电阻最终等效阻抗和传输线一致。

　　差动传输线的端接，差动信号端接布局;

　　方式1：一个电阻跨接的方式端接：可以削弱能量反射，抑制差动噪声干扰，共摸噪声的抗干扰能力不足。

　　方式2：可以更好地抵抗差动干扰和共摸噪声的干扰。

　　阻抗匹配在layout要点：

　　1. 原理图中，信号线上相接的，200ohm以下的电阻基本上都属于匹配电阻。大于1K以上的电阻，基本上可以认为对信号没有影响。

　　2. 无论是源端匹配(电阻串联)还是负载端匹配(电阻并联)，都是要求匹配电阻靠近芯片位置放置的;匹配电阻靠近连接器，离芯片距离较远，在走线的中间位置放置都是不正确的。

　　3. 设计时需要注意信号的收发方向，串联匹配要靠近发送端，并联匹配靠近接收端。

　　4. 对于速度很高的SERDES信号，例如大于3.125Ghz的信号，一般会使用芯片内置的匹配电阻，不使用外部电阻端接的匹配方式。