目前匹配主要分为源端匹配和负载端匹配两大类:
源端匹配,是驱动端的输出阻抗与传输线的特征阻抗一致,如果驱动端源阻抗小于传输线的特征阻抗,在需要在驱动端添加一个电阻,使端源阻+电阻值=传输线特性阻抗。
源端匹配优点:功耗低,无直流功耗;缺点:工艺制程原因,芯片输出阻抗不好控制,很难做到匹配。
![](http://pcbdesign.hampoo.cn/files/public/Case/2014/12/09/6432e5982fd94c30af28a79c5a973738.jpg)
负载端匹配(终端匹配),是采用是负载的阻抗和传输线一致的方式,从而达到一致反射的目的。优点:容易做到匹配;缺点:有直流功耗。
![](http://pcbdesign.hampoo.cn/files/public/Case/2014/12/09/25f359634d634770946f701804386f84.jpg)
有些需要直流偏压的负载(如ECL),需要在负载端使用戴维南匹配方式,使用两个电阻决定信号的DC偏压大小,两个电阻最终等效阻抗和传输线一致。
![](http://pcbdesign.hampoo.cn/files/public/Case/2014/12/09/86c435df029f4095be74dc192211a795.jpg)
差动传输线的端接,差动信号端接布局;
方式1:一个电阻跨接的方式端接:可以削弱能量反射,抑制差动噪声干扰,共摸噪声的抗干扰能力不足。
方式2:可以更好地抵抗差动干扰和共摸噪声的干扰。
![](http://pcbdesign.hampoo.cn/files/public/Case/2014/12/09/1f89356f8ab2418fae541f76ab62143a.jpg)
阻抗匹配在layout要点:
1. 原理图中,信号线上相接的,200ohm以下的电阻基本上都属于匹配电阻。大于1K以上的电阻,基本上可以认为对信号没有影响。
2. 无论是源端匹配(电阻串联)还是负载端匹配(电阻并联),都是要求匹配电阻靠近芯片位置放置的;匹配电阻靠近连接器,离芯片距离较远,在走线的中间位置放置都是不正确的。
3. 设计时需要注意信号的收发方向,串联匹配要靠近发送端,并联匹配靠近接收端。
4. 对于速度很高的SERDES信号,例如大于3.125Ghz的信号,一般会使用芯片内置的匹配电阻,不使用外部电阻端接的匹配方式。