- 博客(201)
- 资源 (29)
- 收藏
- 关注
原创 Nuclei™ RISC-V Instruction Set Architecture Specification
原文链接:Nuclei ISA SPEC。
2024-09-14 18:20:17 111
原创 Zynq UltraScale+ Device Technical Reference Manual(security)
下载链接:https://www.origin.xilinx.com/support/documents/user_guides/ug1085-zynq-ultrascale-trm.pdf
2024-08-23 16:22:19 95
原创 显示技术介绍(3)_CRT技术(front porch & back porch & vsync & hsync)
原文链接:http://www.wowotech.net/display/crt_intro.html
2024-08-15 11:54:19 161
转载 RISC-V Physical Memory Protection
RISC-V 有一個機制叫 Physical Memory Protection(PMP), 他是用來保護實體記憶體的一種機制,原文中描述:留言這說明他是一種 optional mechanism 透過 program Machine Mode(M-mode) CSR 來達成的記憶體的保護(read, write, execute)。這裡只針對 Physical Memory 解釋,暫時忽略 virtual memory and paging 也就是第五點暫時不探討。
2024-04-16 11:00:09 195
原创 System Level Test – A Primer: White Paper
原文链接:As semiconductor geometries become smaller and greater complexity is pushed into chips or packages, System Level Test (SLT) is becoming essential.
2024-03-25 14:51:20 238
原创 开源IC设计工具
icarus iverilog下载地址:https://bleyer.org/icarus/verilator下载地址:https://github.com/verilator
2024-01-10 16:41:41 606
转载 Memory Testing: MBIST, BIRA & BISR | An Insight into Algorithms and Self Repair Mechanism
原文链接:https://www.einfochips.com/blog/memory-testing-an-insight-into-algorithms-and-self-repair-mechanism/Deep submicron devices contain a large number of memories which demands lower area and fast access time, hence, an automated test strategy for such des
2023-12-29 15:20:01 532
原创 ARM JTAG 调试原理
元都分布在芯片的边界上(周围),所以被称为边界扫描寄存器(Boundary-Scan Register Cell)。在 JTAG 调试当中,边界扫描(Boundary-Scan)是一个很重要的概念。芯片的输出管脚,也可以通过与之相连的边界扫描寄存器“捕获”(CAPTURE)该管脚上的。另外,芯片输入输出管脚上的边界扫描(移位)寄存器单元可以相互连接起来,当芯片处于调试状态的时候,这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元,可以实现对芯片输入输出信号的观察和控制。
2023-12-15 16:31:22 248
转载 Perl select 函数
select 此函数将输出的默认文件句柄设置为FILEHANDLE,如果未指定文件句柄,则设置由print和write等函数使用的文件句柄。如果未指定FILEHANDLE,则它将返回当前默认文件句柄的名称。使用指定的位调用系统功能select()。select函数设置用于处理非阻塞I/O请求的控件。返回标量上下文中等待I/O的文件句柄数,或列表上下文中等待的文件句柄数和剩余时间。
2023-12-12 16:11:04 92
原创 What does \@array mean in Perl?
I have some Perl code where I noticed an array is used with a leading backslash like @arrayCan anybody explain what does it mean?the @ notation will return a reference (or pointer) to the array provided, so:$arrayref = @arraywill make $arrayref a referenc
2023-12-11 11:37:27 42
转载 6 Perl File Handle Examples to Open, Read, and Write File
【代码】6 Perl File Handle Examples to Open, Read, and Write File。
2023-12-11 11:03:50 48
转载 How does double arrow (=>) operator work in Perl?
【代码】How does double arrow (=>) operator work in Perl?
2023-12-11 10:09:03 37
转载 The $sdf_annotate system task
原文链接:The $sdf_annotate system taskSyntaxArguments“”Examples。
2023-12-08 09:40:46 93
转载 【仿真】后仿真中的notifier是奏啥滴!
可见,不管是否使用“+no_notifier”都不会影响违例信息的产生和报出,虽然使用“+no_notifier”可以避免标准单元输出不定态,但是这样就存在一个潜在的问题,因为标准单元此时输出为确定的状态,确定的状态一般也就不会影响后续电路的执行,从而如果忽略log文件将会很容易遗漏一些违例信息,为此从严谨的角度出发,除了仿真波形直观的反应以外,必须对于后仿真的log文件中的违例信息进行详细的筛查。Notifier在英文中的意思是通知人、通告人,在后仿真过程中他的作用就跟他的英文意思一样。
2023-12-08 09:19:25 768 2
原创 Inertial vs Transport Delays(惯性延迟vs传输延迟)
原文链接:VHDL can model two types of delay in a component:Transport delays are typically used to synchronize timing between VHDL processes and to model systems at high levels where inertial delay effects are ignored.
2023-12-07 09:08:30 249
原创 Perl | Multi-line Strings | Here Document
【代码】Perl | Multi-line Strings | Here Document。
2023-12-05 16:20:09 693
转载 Makefile 中:= ?= += =的区别
之前一直纠结makefile中“=”和“:=”的区别到底有什么区别,因为给变量赋值时,两个符号都在使用。make会将整个makefile展开后,再决定变量的值。也就是说,变量的值将会是整个makefile中最后被指定的值。“:=”表示变量的值决定于它在makefile中的位置,而不是整个makefile展开后的最终值。在上例中,y的值将会是 foo bar ,而不是 xyz bar 了。在上例中,y的值将会是 xyz bar ,而不是 foo bar。从上面的结果中我们可以清楚的看到他们的区别了。
2023-11-14 16:54:05 67
原创 Computer Architecture Subtitle:Engineering And Technology
原文链接:https://www.cs.umd.edu/~meesh/411/CA-online/index.html
2023-10-09 19:55:25 131
转载 【设计经验】5、Verilog对数据进行四舍五入(round)与饱和(saturation)截位
Verilog对数据进行四舍五入(round)与饱和(saturation)截位
2023-01-06 09:03:34 803
addressing_the_challenges_of_generically_specifying_power_intent
2021-10-19
Sleep_Transistor_Design_and_Implementation_Simple_Concepts
2021-10-17
Verification Methodology Manual for Low Power (VMM-LP) 2009.pdf
2021-10-17
Low_power_Methodology_manual_for_system_on_chip_design.rar
2021-10-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人