- 博客(216)
- 资源 (29)
- 收藏
- 关注
RSS订阅原创 DFT testpoint insertion
插入控制点后，测试模式下可通过MUX将外部测试信号强制注入A，从而在测试中设置其值。类似地，若节点B的输出难以观测，可通过观测点将其连接到扫描触发器，在测试时捕获其状态。是一种通过添加额外逻辑或物理节点来提升电路可控性（Controllability）和可观测性（Observability）的技术，从而提高测试覆盖率并降低测试成本。通过测试点插入，设计者能够在制造测试中更高效地检测缺陷，确保芯片质量，同时控制测试成本。在DFT（Design for Testability，可测试性设计）中，
2025-05-09 07:03:47
349
原创 kunlun_l_top_gate0_tessent_sib_sti
作为一个SIB节点，控制scan链开关。控制是否把iJTAG链连接到后面的子模块。同时转发ltest的各种控制信号（比如mem_bypass_en，occ_en等）。支持更复杂的测试模式，比如静态时钟控制、动态异步reset控制。从外部scan链（ijtag_si）输入数据，经过本模块判断后，决定把数据送到子模块，还是送到自己（SIB）内部。输出串行数据（ijtag_so），形成完整的scan链。
2025-05-08 20:44:06
632
原创 超大规模SoC后仿真流程与优化
在超大规模SoC设计中，是否需要进行全芯片后仿真（Full-Chip Post-layout Simulation）取决于多个因素，包括设计复杂度、项目风险、资源限制以及验证目标。最终决策需结合设计规模、团队经验、工具链成熟度以及流片时间表综合评估。
2025-05-08 19:53:37
921
原创 什么是 OCV（On-Chip Variation）？
OCV，就是片上工艺变异建模。在一颗芯片上，不同区域的工艺参数（比如延迟、阈值电压Vth、电流驱动能力）会因为制程微小变化产生不同的速度偏差。→ 有些地方跑得快，有些地方跑得慢！所以静态时序分析（STA）时，不能只拿“理想值”去算，要考虑这些随机波动，防止局部过快或过慢导致的 setup/hold fail。
2025-05-08 14:55:35
387
原创 什么是芯片制造中的 3-sigma？
在芯片制造过程中，由于工艺（process）控制的不完美性，每个晶体管、金属线宽、阈值电压（Vth）、迁移率（mobility）等等，都会产生微小的随机波动。这些波动符合高斯正态分布（Gaussian distribution），形状像一个钟型曲线。σ（sigma） 就是这个分布的标准差（standard deviation），表示数据的波动范围。
2025-05-08 14:44:13
341
原创 标准 PVT (Process-Voltage-Temperature) 签核矩阵
一个芯片如果所有角（corner）都能正确跑通，setup/hold都过，功耗也在规格以内，这才是真正可以Tapeout的芯片。
2025-05-08 14:21:05
185
转载 多bit跨时钟域处理（1）-DMUX
din数据有效时间10ns,数据帧切换时间20ns仿真图。din数据有效时间20ns,数据帧切换时间10ns仿真图。din数据有效时间20ns,数据帧切换时间40ns仿真图。
2025-01-16 20:09:06
151
转载 负时序检查 Negative Timing Checks
而实际上我们要保证的是DFF的setup 和hold timing check是正值，由于D1和D2两个cell的delay不同就导致了在对std cell做timing check时出现了负值的timing check。+notimingcheck 表示在vcs编译过程中不进行 setuphold，recrem 等函数的编译，vcs产生delayed_reference_signal 和delayed_reference_data但是不会去标记这些delay的值，从而不进行任何的timing检查。
2024-10-30 16:14:46
434
原创 (原創) 如何實現簡易的數位濾波器? (SOC) (Verilog)
本文使用D-FF製作一個簡單的濾波器，方便在FPGA使用，可以避掉因PCB板設計不良而產生的glitch。
2024-10-29 20:32:13
966
原创 First - Word Fall - Through ( FWFT ) Read Operation
When looking at Xilinx 8 Kintex-7 4 FPGAs memory resources 32, you’ll find that its FIFO generators support two modes of read options - standard read operating and FWFT read operation. What is FWFT?FWFT is a acronym for First-Word Fall-Through. It is gener
2024-10-23 21:34:54
603
转载 Why is there a need for almost empty and almost full flags in a fifo buffer (digital logic, fifo, el
原文链接：
2024-10-23 09:15:50
54
转载 FIFO系列(三)：fifo与格雷码以及异步fifo设计
英文名Grey Code，在一组数的编码中，任意的两个相邻的代码只有一位二进制数不同，即为格雷码，常用于异步操作中，比如异步fifo，读数据侧使用数据读取时钟，写数据侧使用数据写入时钟，当发生状态跳转时，只会有一位会发生变化，可有效降低由于建立时间和保持时间导致的误差，比如从0001跳转到0011，可能检测到的是0001，那么就在该节拍等待一个时钟，如果检测到0011，直接就跳转到0011状态。
2024-10-23 09:08:22
179
原创 时钟与复位验证专题
链接：https://verificationacademy.com/verification-horizons/december-2017-volume-13-issue-3/reset-verification-in-soc-designs/https://www.edn.com/verifying-complex-clock-and-reset-regimes-in-modern-chips-the-challenge-and-scalable-solutions/https://dvcon-proc
2024-10-22 19:26:14
232
转载 颠覆你对ARM Cortex-M断点认知
但实际情况是现在很多MCU受限于RAM大小，程序都是存放在Flash区域的，所以当断点大于硬件断点数量后，即便新的断点选成软件断点，很多时候也会被设置为Flash断点，意味着Flash断点有的问题在使用软件断点时也需要注意，这也是为何将软件断点的讲解放在Flash断点之后。数据断点又称为条件断点，在ARM内核手册上称为watchpoint断点，是在CPU对特定地址访问时会触发的一种断点，在芯片内部实现上需要DWT和FPB共同配合完成，在设置断点的时候可以设置触发的条件，比如对特定地址的读访问还是写访问。
2024-10-11 09:20:31
400
原创 Nuclei™ RISC-V Instruction Set Architecture Specification
原文链接：Nuclei ISA SPEC。
2024-09-14 18:20:17
187
原创 Zynq UltraScale+ Device Technical Reference Manual（security）
下载链接：https://www.origin.xilinx.com/support/documents/user_guides/ug1085-zynq-ultrascale-trm.pdf
2024-08-23 16:22:19
353
原创 显示技术介绍(3)_CRT技术（front porch & back porch & vsync & hsync）
原文链接：http://www.wowotech.net/display/crt_intro.html
2024-08-15 11:54:19
483
转载 RISC-V Physical Memory Protection
RISC-V 有一個機制叫 Physical Memory Protection(PMP), 他是用來保護實體記憶體的一種機制，原文中描述：留言這說明他是一種 optional mechanism 透過 program Machine Mode(M-mode) CSR 來達成的記憶體的保護(read, write, execute)。這裡只針對 Physical Memory 解釋，暫時忽略 virtual memory and paging 也就是第五點暫時不探討。
2024-04-16 11:00:09
463
原创 System Level Test – A Primer: White Paper
原文链接：As semiconductor geometries become smaller and greater complexity is pushed into chips or packages, System Level Test (SLT) is becoming essential.
2024-03-25 14:51:20
427
原创 开源IC设计工具
icarus iverilog下载地址：https://bleyer.org/icarus/verilator下载地址：https://github.com/verilator
2024-01-10 16:41:41
891
转载 Memory Testing: MBIST, BIRA & BISR | An Insight into Algorithms and Self Repair Mechanism
原文链接：https://www.einfochips.com/blog/memory-testing-an-insight-into-algorithms-and-self-repair-mechanism/Deep submicron devices contain a large number of memories which demands lower area and fast access time, hence, an automated test strategy for such des
2023-12-29 15:20:01
767
原创 ARM JTAG 调试原理
元都分布在芯片的边界上（周围），所以被称为边界扫描寄存器（Boundary-Scan Register Cell）。在 JTAG 调试当中，边界扫描（Boundary-Scan）是一个很重要的概念。芯片的输出管脚，也可以通过与之相连的边界扫描寄存器“捕获”（CAPTURE）该管脚上的。另外，芯片输入输出管脚上的边界扫描（移位）寄存器单元可以相互连接起来，当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和控制。
2023-12-15 16:31:22
325
转载 Perl select 函数
select 此函数将输出的默认文件句柄设置为FILEHANDLE，如果未指定文件句柄，则设置由print和write等函数使用的文件句柄。如果未指定FILEHANDLE，则它将返回当前默认文件句柄的名称。使用指定的位调用系统功能select（）。select函数设置用于处理非阻塞I/O请求的控件。返回标量上下文中等待I/O的文件句柄数，或列表上下文中等待的文件句柄数和剩余时间。
2023-12-12 16:11:04
138
原创 What does \@array mean in Perl?
I have some Perl code where I noticed an array is used with a leading backslash like @arrayCan anybody explain what does it mean?the @ notation will return a reference (or pointer) to the array provided, so:$arrayref = @arraywill make $arrayref a referenc
2023-12-11 11:37:27
65
转载 6 Perl File Handle Examples to Open, Read, and Write File
【代码】6 Perl File Handle Examples to Open, Read, and Write File。
2023-12-11 11:03:50
95
转载 How does double arrow (=＞) operator work in Perl?
【代码】How does double arrow (=＞) operator work in Perl?
2023-12-11 10:09:03
62
addressing_the_challenges_of_generically_specifying_power_intent
2021-10-19
Sleep_Transistor_Design_and_Implementation_Simple_Concepts
2021-10-17
Verification Methodology Manual for Low Power (VMM-LP) 2009.pdf
2021-10-17
Low_power_Methodology_manual_for_system_on_chip_design.rar
2021-10-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人