飞思卡尔XS128系列(一) PLL锁相环

      通俗点说,设置PLL锁相环就相当于超频,单片机超频的原因和PC机是一个道理。 分频的主要原因是外设需要的工作频率往往远低于CPU/MEMORY,这也和PC机南北桥的原理类似。

 

       相对来说,PLL锁相环的设置还是比较简单的,因为东西很死,完全可以照搬。只是大家也不要太贪,设置太高相对来说不够稳定,进行过PC机超频的应该很有体会,一般我们现在用的XS128我觉得设置在80MHz是比较合适的,相比前几届比赛用的DG128,这个频率已经蛮高的了。还有就是SYNR,REFDV只有在CLKSEL_PLLSEL=0的情况下才能写入,不过这是系统默认状态。

 

多半大家可能还会有以下几点疑问:

 

1.PLL锁相环怎么设置?

 

答:通过写REFDV(CRG参考分频寄存器)和SYNR(CRG合成器寄存器)进行设置

 

2.代码里while(!CRGFLG_LOCK);这句是干什么的?

 

答:时钟校正同步

 

3.为什么代码中会有多多少少的几句空语句?

 

答:锁相环从设定到最后稳定还是需要一点点时间的,所以需要加几条空指令 

 

 

 

后面会尽快把PWM模块、AD模块、PIT模块等等都整理出来的……还请大家挑错或是共同讨论,共同进步嘛!

转载我博客文章郑重声明:技术性网站著名原创作者即可转载,商业性网站必须经过我的同意才能转载,否则追究责任——

pang123hui的博客:

博客园http://www.cnblogs.com/pang123hui/

CSDNhttp://blog.csdn.net/pang123hui/

发布了145 篇原创文章 · 获赞 30 · 访问量 38万+
展开阅读全文

没有更多推荐了,返回首页

©️2019 CSDN 皮肤主题: 大白 设计师: CSDN官方博客

分享到微信朋友圈

×

扫一扫,手机浏览