- 博客(15)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 AD设计快捷操作
1.给元器件编号**有的时候画原理图，为了避免重复造轮子，直接复制，但是复制过来的图元器件是没有编号的，如果阻容很多一个一个改又很麻烦。可以自动给这些器件编号选择tools下Annotat e Schematic左上角可以选择器件编号的顺序，先reset all 然后update changes list 在accept changes（Create ECO）在依次点击Valiadate changes和Execute changes即可完成编号。2.批量修改字体大小在PCB中修改元器件字符大
2022-01-04 15:29:04
1315
1
原创 ad936x接收功能验证的寄存器配置（3）
对于 AD9361 和 AD9363，这两者在结构上基本一致，区别在于各自的调谐范围和信号的带宽不同，具体内容需要看数据手册。AD936x 系列芯片参数的配置基本都是通过 SPI 接口来进行配置的，例如：通过 SPI 来设置 AD936x 芯片的本振频率，基带信号的采样率，选择最终信号接收和发送的端口等。ad9361 寄存器配置流程如下图AD9361寄存器较多，对于新手了解这些寄存器之后再写代码，比较困难而且也比较耗时几。所以可以使用ADI官方提供了AD936x Evaluation Softwa
2021-12-12 18:05:18
4153
2
原创 AD9361数据接口LVDS（2）
使用LVDS数据接口，AD9361与BBP数据主要接口如下图DATA_CLK：DATA_CLK是一个差分LVDS信号，AD9361产生，并作为接收数据路径的主时钟提供给BBP。BBP使用该主时钟作为接口数据传输和采样数据基带处理的时序参考。在接收数据期间，DATA_CLK为Rx_D[5:0]信号提供DDR操作的源同步时序。 SDR在LVDS模式下不可用。DATA_CLK的频率取决于系统架构(射频通道数量、过采样程度和带宽模式)，通过对AD9361的SPI写来设置。在接口空闲期间，AD9361可以停止D.
2021-12-12 17:52:49
3390
原创 AD9361介绍（1）
AD9361介绍，这个网上有很多介绍应该写的比我全，我这边就简单的记一些1）有两种工作模式，TDD（同一时刻只能发送或者接收）和FDD（可以同时进行发送和接收），支持两发两收。2）发送和接收通道带宽范围：200K–56M（受模拟滤波器和带宽限制）3）工作频率范围70M-6G。实际上我用的ad9363BBCZ支持到3.8G，不做5G那些较高的频段应该是够用的，目前移动的基站是N41频段在2.6G，联通和电信的N78频段在3.5G，没涨价之前一片一百三四十块钱，现在已经涨到五六百了；ad9363abcz支
2021-12-12 17:17:00
6456
3
原创 ZYNQ开发一
要进行开发，需要新建一个工程，添加或者编写各功能模块，然后编译、综合、生成bit文件，这一步骤没啥好说的，ISE和vivado都是差不多的流程，不一样的是每个软件使用起来稍微有点不同，多用几次就都熟悉了。打开vivado软件，在quick start里面新建工程，next，工程的位置和名称自己设置，工程类型是RTL project，然后选择器件、封装、速度，XC7Z010-1CLG400，这样一个工程就建好了。新建号的工程里面是不包含其他文件的，所以要添加文件add sources，第一个是创建引脚约束
2021-11-23 22:32:26
1155
原创 EBAZ4205矿板
前段时间买了块矿板，用的是ZYNQ XC7Z010-1CLG400这款FPGA芯片，ZYNQ系列的FPGA是既有FPGA的逻辑资源还有ARM，对于我来说主要是FPGA这一部分使用，ARM方面的使用和开发还需要进一步学习。接下来就是对板子上一些资源的了解了，首先百度查一查资料。DDR选用的是2Gb的EM6GD16EWKG-12H 128Mx16flash用的是华邦winbond家1Gb的W29N01HVSINA 128Mx。这款板子上面还有网口可以用，是以太网控制芯片、变压器加网口座，这个没有仔细研
2021-11-20 21:47:45
4400
2
原创 多原理图纸设计
在进行原理图设计时，一般会有多个电路模块，为了不让原理图看起来很乱，将原理图划分成多个区域，在每个区域做好标识，这样在检查时候也可以快速定位到每个模块。如下图简单示意一下。但是当进行大型工程设计时，只靠一张图纸是无法实现的，这时需要用多个图纸进行开发设计。一个多图纸设计工程是由逻辑块组成的多级结构，其中的每个块可以是原理图或是 HDL文件，在这结构的最顶端是一个主原理图图纸——工程顶层图纸。多图纸结构一般是通过图表符（sheet symbol）形成，一个图表符对应一个子图纸；在主原理图图纸放置图标符，
2021-10-12 16:39:19
332
原创 AD差分等长布线
在PCB设计时，布线会有需要差分等长的。差分等长其实包含两个部分，在原理图设计时需要先添加差分对，然后在PCB布线时再进行等长。差分等长有对内等长，还有组内等长。对内等长就是一个差分对两天线等长（等长不是长度相等，而是长度之差在一个合理范围内,我在网上看到的是“每对差分线中的两根线长度如果实在做不到等长，则应尽量保证长度差小于150mil，也有说误差小于100mil的”）；组内等长是多个差分对的一组信号线等长，一般找一对长度较长的差分线作为参考，其他的差分对线和它等长。至于有的差分对还需要做100oh
2021-09-16 22:15:28
13679
2
原创 基于FPGA IP核的乘法运算
本文是在做无线信号功率统计时，所涉及到的一些知识点。使用AD936X芯片采集到的无线信号最后转换到两路I、Q信号，什么是IQ信号，学通信的应该都知道，我是简单的把它理解为，IQ信号在数值上相等，相位差90°。在进行功率统计计算时会有i2+q2这样的运算，不仅有乘法还会有累加，然后再求平均，这里就先说乘法，其他的以后再说了。在软件设计里两个数的相乘可以直接“*”，但是在FPGA的设计里面，如果直接将两个数相乘，会占用大量的LUT逻辑资源，而且会减慢硬件的运算速度。Verilog实现乘法有多种方法，一是直
2021-09-14 16:48:30
1738
原创 README
好记性不如烂笔头之前做的一些工作，过了段时间后就会忘了，然后还需要花时间在熟悉，这样太浪费时间了，所以在这里做一些记录，需要用的到再回头看一看。顺便也养成一个做记录的习惯。...
2021-08-31 16:26:01
56
原创 ISE一些兼容性问题解决
基于Xilinx的FPGA开发工具有ISE和Vivado还有Vitis，各个软件的安装教程网上很多，都可以搜得到。我一开始使用的是spartan6芯片是基于ISE平台开发的，win7电脑安装没出现过问题，后来换了win10的笔记本，win10的电脑安装ISE14.7在兼容性方面会存在一些问题，在这里我是参考了下面这位博主的文章，完美解决了问题。添加链接描述...
2021-08-31 16:12:45
488
原创 FPGA MultiBoot多重配置
FPGA MultiBoot多重配置上面介绍了单bit流文件生成mcs文件，用此类mcs文件配置FPGA时，只能实现一种功能；下面介绍由多个bit流文件生成的mcs文件，即该mcs文件包含多个bit流文件。用此类mcs文件配置FPGA时，可根据需求有选择地加载其中的某个bit流文件对FPGA进行系统重配置，即MultiBoot特性。Xilinx公司出品的Spartan6系列FPGA所具有的MultiBoot特性，允许用户在不掉电重启的情况下，根据不同时刻的需求，有选择地从存储于Flash中的多个配置文件
2021-08-31 15:55:16
1889
1
原创 FPGA程序下载
下面介绍几种FPGA程序配置方式1.jtag在线调试下载模式，通过jatg将bit文件烧录到FPGA，断电会丢失，此方式多用于调试阶段。使用chipscope进入下载界面。或者impact进入界面，右键program2.将配置文件烧录到flash中，FPGA上电后会读取flash中的配置文件。需要将生成的bit文件转换成MCS文件。1)打开impact软件，选择creat prom file —>SPI Flash从左到右 step11中选择configure single fpga ；
2021-08-31 15:32:56
3108
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人