MAKEFILE 冒号：替换文件后缀的方法

最新推荐文章于 2023-06-10 17:06:48 发布
最新推荐文章于 2023-06-10 17:06:48 发布
阅读量2.3k 收藏 1
点赞数
分类专栏： 搞笑开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/paulkg12/article/details/88225930
版权 
source := $(wildcard *.p4)
outfile := $(source:.p4=.json)

这里的原来的source 代表的所有p4 src 代码文件，被替换为.json 结尾的文件

非正经研究生
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
免费：makefile编程
11-16
3.2 makefile文件的命名 ....................................................................................................... 21 3.3 包含其它makefile文件..............................................
GNU-Makefile中文手册-Ver3.8.pdf
05-27
双冒号规则 自动产生依赖 第五章:规则的命令 为规则书写命令 命令回显 命令的执行 并发执行命令 命令执行的错误 中断的执行 的递归执行 变量 变量和递归 命令行选项和递归 选项 定义命令包 第六章 中的变量 使用变量...
Makefile中的变量值的替换(一)
Corlin Blog
05-06 6832
1.使用指定字符串替换变量中的后缀字符(串)    格式:$(var:a=b)或${var:a=b}    注意:替换表达式中不能有空格】    例:src := acc bcc ccc obj := $(src:cc=o) test: @echo "obj => $(obj)"    make test输出结果：    ao bo co2.变量的模式替换    使用%保留变量值中的...
makefile的替换与分离文件名字
qq_42104065的博客
02-28 1170
SRCS:=(wildcard∗.c)ELFS:=(wildcard *.c) ELFS:=(wildcard∗.c)ELFS:=(SRCS:%.c=%) 将所有的 SRCS 代表所有的.c文件，ELFS 代表所有的 .c 文件去掉后缀后的文件名 SRCS:=(wildcard∗.c)ELFS:=(wildcard *.c) ELFS:=(wildcard∗.c)ELFS:=(SRCS:%.c=...
linux makefile
longjingcha110的博客
11-07 126
makefile 两个函数 wildcard patsubset src = $(wildcard *.c) 找到当前目录下所有后缀为.c的文件,赋值给src obj = $(patsubset %.c,%.o, $(src)) 把src 变量里所有后缀为.c的文件替换成.o clean: -rm -rf $(obj) a.out rm前面的-, 表示如果出错了还依然的执行, 比如, 待删除文件集合是5个, 已经手动删除了1个,就只剩下4个,然而删除命令里面还是5个的集合, 就会有删除不存在的文件的问题,
makefile后缀规则
qwaszx523的博客
09-27 5178
后缀规则是一种老风格定义隐含规则的方式。新版本的make中使用模式规则取代了这种实现 方式，模式规则和它相比更加清晰明了。现在版本保留它的原因只是为了能够兼容旧的makefile文件。 后缀规则有两种类型：“双后缀”和“单后缀”。 双后缀规则定义一对后缀：目标文件的后缀和依赖目标的后缀。它匹配所有后缀为指定目标后 缀的文件名。对于一个匹配的目标文件，它的依赖文件是这样形成：将目标文件中的后缀替换为
Makefile单后缀，双后缀，以及$@的意.
DengNice的专栏
04-07 1349
均是根据《跟我一起写Makefile》写的，只不过是具体解释 关于Makefile的单后缀，也就是.c: $(CC) -c $相当于%:%.c $(CC) -c $我的机器（Suse Linux）没法执行第一种方案，只能扩展成第二种来写了双后缀.o.c: $(CC) -c $相当于%.o:%.c: $(CC) -c $当然，如果改成.cpre.c: $(CC) -c $
makefile参考手册
05-07
3.2 makefile文件的命名.......................................................................................................21 3.3 包含其它makefile文件...................................................
gnu_makefile文档pdf html
09-26
2 Makefile文件介绍 2.1 规则的格式 2.2一个简单的Makefile文件 2.3make处理Makefile文件的过程 2.4使用变量简化Makefile文件 2.5让make推断命令 2.6另一种风格的Makefile文件 2.7在目录中删除文件的规则 3 ...
万能makefile写法详解，一步一步写一个实用的makefile
05-22
解决方法是行内字符串替换，对main.o，取出其中的子串main，加上.d后缀得到main.d，再插入到main.o后面。能实现这种替换功能的命令是sed。 实现的时候，先用gcc -MM命令生成临时文件main.d.temp，再用sed命令从该...
Makefile 使用总结
weixin_34005042的博客
09-24 1424
1. Makefile 简介 Makefile 是和 make 命令一起配合使用的. 很多大型项目的编译都是通过 Makefile 来组织的, 如果没有 Makefile, 那很多项目中各种库和代码之间的依赖关系不知会多复杂. Makefile的组织流程的能力如此之强, 不仅可以用来编译项目, 还可以用来组织我们平时的一些日常操作. 这个需要大家发挥自己的想象力.   本篇博客是基于 {...
查找指定后缀文件并删除
hificamera的博客
08-24 2040
在写makefile的过程中，clean中需要删除编译过程中产生的 .o 文件 查找文件 find [目录名] -name find obj -name '*.o' find obj -name "*.o" find obj -name *.o find obj -type f|grep .o$以上四种测试都可行，日后再琢磨有啥区别 “并删除”有两种方式： 1. 用find命令的 -exe
Makefile教程
m0_53157173的博客
06-10 1539
MakeFile教程
Makefile的一些技巧
Pin_na
05-22 641
最近被一个朋友问到Makefile的一点细节问题，一时忘记了没有答出来，挺尴尬......遂对Makefile的一些技巧细节做以总结 一个多个文件项目的Makefile文件： # 定义编译器、链接器 CC = gcc LD = gcc # 通配符函数表示目录下所有.c文件，相当于：SRCS = main.c a.c b.c SRCS = $(wildcard *.c) # 通配符函数把...
makefile 替换规则
穆先生的专栏
08-07 4864
对于一个已经定义的变量，可以使用“替换引用”将其值中的后缀字符（串）使用指定的字符（字符串）替换。格式为“$(VAR:A=B)”（或者“${VAR:A=B}”），意思是，替换变量“VAR”中所有“A”字符结尾的字为“B”结尾的字。“结尾”的含义是空格之前（变量值多个字之间使用空格分开）。而对于变量其它部分的“A”字符不进行替换。例如： foo := a.o b.o c.o ba
linux-makefile
m0_37792813的博客
08-16 412
linux-makefile
Makefile变量的高级用法：变量的替换引用、变量的嵌套使用
主要记录嵌入式学习与开发过程。
07-06 1237
以下内容源于C语言中文网的学习与整理，非原创，如有侵权请告知删除。我们之前已经学习过变量的定义和基本的赋值运算，我们可以更深入的了解一下变量的一些高级的用法。高级使用方法有两种：一种是变量的替换引用，一种是变量的嵌套引用。变量的替换引用.........
解析makefile文件：
最新发布
07-14
Makefile文件是一种文本文件，用于定义和管理软件项目的编译和构建过程。它包含了一系列规则和指令，用于告诉构建工具如何编译源代码、链接库文件以及生成可执行文件等。 下面是一个简单的Makefile文件的示例： ```makefile # 定义变量 CC = gcc CFLAGS = -Wall -g # 定义目标及其依赖关系和指令 myprogram: main.o func1.o func2.o $(CC) $(CFLAGS) -o myprogram main.o func1.o func2.o main.o: main.c $(CC) $(CFLAGS) -c main.c func1.o: func1.c $(CC) $(CFLAGS) -c func1.c func2.o: func2.c $(CC) $(CFLAGS) -c func2.c # 定义伪目标和指令 .PHONY: clean clean: rm -f myprogram *.o ``` Makefile文件由多个规则构成，每个规则包含目标、依赖关系和指令。以下是对Makefile文件中常见的语法元素的解析： - 变量定义：使用 `变量名 = 值` 的形式定义变量。在示例中，`CC` 定义了编译器命令，`CFLAGS` 定义了编译选项。 - 目标规则：目标规则指定了生成的目标文件及其依赖关系。示例中，`myprogram` 是最终生成的可执行文件，依赖于 `main.o`、`func1.o` 和 `func2.o` 这三个目标文件。 - 依赖规则：依赖规则指定了目标文件所依赖的源代码文件，并定义了生成目标文件的指令。示例中，`main.o` 依赖于 `main.c`，并使用指令 `$(CC) $(CFLAGS) -c main.c` 进行编译。 - 伪目标规则：伪目标规则指定了一些特殊的目标，如示例中的 `.PHONY: clean`。伪目标不代表真实的文件，而是定义了一系列指令，用于执行一些特定操作，如清理生成的文件等。 - 指令：每个规则中都包含了一组指令，用于构建目标文件。指令前面需要使用制表符或者多个空格进行缩进。 通过运行 `make` 命令，构建工具会读取Makefile文件并根据规则执行相应的操作，从而实现源代码的编译和构建过程。例如，在示例中运行 `make myprogram` 将会编译源代码并生成可执行文件 `myprogram`。运行 `make clean` 可以执行清理操作，删除生成的文件。 这只是一个简单的Makefile示例，实际项目中的Makefile可能更复杂，包含更多的规则和指令来管理更复杂的构建过程。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值