- 博客(1)
- 资源 (6)
- 收藏
- 关注
RSS订阅转载 BUFG，IBUFG，BUFGP，IBUFGDS等含义以及使用
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM
2012-03-05 16:59:02
18300
CVisualToolbar
别人作的。我转。bmp作toolbar应该不难。就是如何将一个个小的bmp整合成一个toolbar形状，不一定简单。所以推荐用这个。<br><br>里边附带作者的源文件。<br><br>另外，相关文章，介绍如何制作高色位toolbar 可以参照。<br>http://blog.csdn.net/pcseye/archive/2008/07/30/2735378.aspx
2008-07-30
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人