Cadence Capture画好原理图之后,记得选中原理图然后点击tools,点击Create Netlists创建网表。
之后打开PCB Editor,新建一个PCB,选择Board,不是Package symbol,新建一个板文件。然后点击File - import - Netlist/logic,注意此时导入网表的选项界面一定要选对文件夹,即之前从原理图Capture导出的网表所在的文件夹,否则报Package Files not found错误,因为如果不选择对,默认选择的是创建PCB所在的文件夹,从该文件夹搜索网表文件。
修改原理图网表所在的文件夹,该错误解决。
Cadence allergo导入第一方网表Package Files not found问题解决
最新推荐文章于 2024-05-03 21:45:57 发布