自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

weixin_54787054的博客

  • 博客(634)
  • 收藏
  • 关注
排序：
按最后发布时间
按访问量
RSS订阅

转载 Ka-Band Microwave Power Modules

Ka-Band Microwave Power ModulesKey Takeaways-Microwave power modules were developed as compact and highly efficient solutions to replace conventional traveling wave tube amplifiers.-The traveling wave tubes are employed as booster amplifiers in microwave p

2025-05-19 12:06:01 5

转载 Op-Amp Application Circuits

Op-Amp Application CircuitsKey Takeaways-The op-amp differential amplifier features low output resistance, high input resistance, and high open loop gain.-In an inverting amplifier configuration, the op-amp circuit output gain is negative.-All simple mathe

2025-05-12 13:00:41 15

原创 Allegro23.1新功能之Redefine via structure如何添加via操作指导

Allegro升级到了23.1后，Redefine via structure支持添加via，如下图 ，将上下两个via添加到via structure里面。新功能之Redefine via structure如何添加via操作指导。

2025-05-06 12:56:49 303

原创 Allegro23.1新功能之自动添加器件下方相邻层禁布操作指导

Allegro升级到了23.1后，支持自动在器件pin下方添加禁布，无需手动再画一个，具体操作如下

2025-05-05 13:08:31 250

原创 Allegro23.1新功能之软件自带阻抗计算工具操作指导

Allegro升级到了23.1后，软件新增了一个自带阻抗计算的功能，如下图。Propagation velocity：传输速度，单位是光速的多少倍。Dielectric constant输入介电常数，这里使用常规4。新功能之软件自带阻抗计算工具。如何使用，具体操作如下。

2025-05-05 13:07:59 246

原创 Allegro23.1新功能之如何设置高压爬电间距规则操作指导

Allegro23.1升级到了23.1之后，新增了一个设置高压爬电间距的规则。如下图，不满足爬电间距要求，以DRC的形式报出来了。新功能之如何设置高压爬电间距规则操作指导。如何添加规则，具体操作如下。

2025-05-04 16:12:29 187

原创 Allegro23.1新功能之如何去除钻孔表中一钻钻头孔径和公差操作指导

Allegro升级到了23.1的时候，输出钻孔表时默认会输出一钻钻头的孔径和公差，如下图的DRILLD SIZE和DRILLD TOL。新功能之如何去除钻孔表中一钻钻头孔径和公差操作指导。大部分情况是不需要这些数值的。如何去除，具体操作如下。

2025-05-04 16:11:48 171

原创 Allegro23.1新功能之在PCB上添加注释操作指导

Allegro升级到了23.1之后，支持直接在PCB上添加注释，注释可以包含在PCB文件中。新功能之在PCB上添加注释操作指导。

2025-05-02 16:23:57 140

原创 Allegro23.1新功能之如何使用文件预览功能操作指导

Allegro升级到了23.1之后，可以在不打开PCB的前提下直接预览PCB，方便查找项目。新功能之如何使用文件预览功能操作指导。具体操作如下。

2025-05-02 16:23:19 162

原创 Allegro23.1新功能之如何加粗打印线宽操作指导

Allegro升级到了23.1后，使用plot功能打印时候，打印线宽较细，如下图。如何将打印的宽度加粗，具体操作如下。新功能之如何加粗打印线宽操作指导。

2025-05-01 13:22:24 214

原创 Allegro23.1新功能之在规则管理器中添加via structure操作指导

Allegro升级到了23.1的时候，支持将via structure添加到规则管理器中，方便直接双击就能打出来。新功能之在规则管理器中添加via structure操作指导。如何添加，具体操作如下。

2025-05-01 13:20:35 417

原创 Allegro23.1新功能之新型via structure创建方法操作指导

Allegro升级到了23.1后，支持创建新型via structure。Pitch输入差分via中心间距的数值，比如40mil。Shapes选择禁布的类型，这里选择oval，椭圆形。过孔类型和pitch和差分过孔说明类似。Tight Gather是紧耦合出线。

2025-04-30 13:03:20 356

原创 Allegro23.1新功能之如何恢复英文界面操作指导

Allegro升级到了23.1之后，菜单栏界面支持显示中文，效果如下。新功能之如何恢复英文界面操作指导。如何恢复成英文界面，具体操作如下。

2025-04-30 13:02:57 118

原创 Allegro23.1新功能之如何显示中文界面操作指导

Allegro升级到了23.1之后，菜单栏界面支持显示中文，效果如下。新功能之如何显示中文界面操作指导。如何显示成中文，具体操作如下。

2025-04-29 12:54:09 141

原创 Allegro23.1新功能之如何恢复界面默认字体操作指导

Allegro升级到了23.1之后，支持修改界面默认字体，如下图。新功能之如何恢复界面默认字体操作指导。如何恢复成默认字体，具体操作如下。

2025-04-29 12:53:49 123

原创 Allegro23.1新功能之如何修改界面字体操作指导

Allegro升级到了23.1之后，支持修改界面默认字体，如下图。新功能之如何修改界面字体操作指导。

2025-04-28 12:51:44 128

原创 Allegro23.1新功能之如何解冻动态铜皮操作指导

Allegro升级到了23.1后，除了可以冻结动态铜皮之外，还支持解锁动态铜皮，让Global dynamic shape parameter可以刷新动态铜皮。新功能之如何解冻动态铜皮操作指导。

2025-04-28 12:51:15 105

原创 Allegro23.1新功能之如何冻结动态铜皮操作指导

Allegro升级到了23.1后，支持将动态铜皮冻结起来，实现静态效果，但仍然是动态属性，避免设计过程中因铜皮的动态刷新导致的卡顿。新功能之如何冻结动态铜皮操作指导。如何使用，具体操作如下。

2025-04-27 13:47:54 53

原创 Allegro23.1新功能之如何单独关闭铜皮显示效果操作指导

Allegro升级到了23.1的时候，支持单独关闭铜皮显示 ，如下图。如何仅关闭shape的显示，单独显示线，具体操作如下。新功能之如何单独关闭铜皮显示效果操作指导。

2025-04-27 13:47:02 160

原创 Allegro23.1新功能之如何查找激光叠孔操作指导

Allegro升级到了23.1之后，可以查找激光孔相叠的情况，如下图 1-3的激光孔，是1-2和2-3相叠的。新功能之如何查找激光叠孔操作指导。然后点击Apply和OK。如何查找，具体操作如下。

2025-04-26 13:02:04 146

原创 Allegro23.1新功能之将via structure替换成差分过孔操作指导

Allegro升级到了 23.1之后，支持将via structure替换成差分过孔，如下图，将上面的via structure替换成下面样式的差分过孔。如果差分过孔被锁定了，勾选Ignore fixed property，忽略锁定属性。Allegro23.1新功能之将via structure替换成差分过孔操作指导。Via Padstack for Replacement选择差分过孔pad的封装。Structure选择需要被替换的via Structure。

2025-04-26 13:01:43 49

原创 Allegro23.1新功能之将差分过孔替换成via structure操作指导

Allegro升级到了 23.1之后，支持将via structure替换成差分过孔，如下图，将上面的via structure替换成下面样式的差分过孔。如果差分过孔被锁定了，勾选Ignore fixed property，忽略锁定属性。Via Padstack for Replacement选择差分过孔pad的封装。Structure选择需要被替换的via Structure。新功能之将差分过孔替换成via structure操作指导。

2025-04-25 12:48:05 54

原创 Allegro23.1新功能之OrcadX平台使用操作指导

Candece23.1 除了有Allegro23.1之外，还有新增了一个Orcad X平台，也可用于PCB的设计，同样是打开.brd文件。新功能之OrcadX平台使用操作指导。如何打开，具体操作如下。

2025-04-25 12:47:46 125

原创 Allegro23.1新功能之ODB文件转换成成PCB文件操作指导

Allegro升级到了23.1，可以将将ODB文件转换成PCB文件，新功能之ODB文件转换成成PCB文件操作指导。

2025-04-24 12:56:58 368

原创 Allegro23.1新功能之铜皮替换成Via功能操作指导

Allegro升级到了23.1后，支持将铜皮替换成Via，如下图。Via padstack 选择一个via的类型，比如VIA10。设置好后，点击Replace items。新功能之铜皮替换成Via功能操作指导。

2025-04-24 12:56:37 117

原创 Allegro23.1新功能之铜皮变成Padstack功能操作指导

Allegro升级到了23.1后，支持将铜皮变成Padstack，如下图。Layer可以定义层面，只能定义单层，也就是说只能转换成表贴的pad。Original定义pad的中心，默认选择Center。Padstack name默认会生成一个pad的名字。Shape name默认会生成一个shape的名字。新功能之铜皮变成Padstack功能操作指导。

2025-04-23 12:51:42 214

原创 Allegro23.1新功能之线变成铜皮功能操作指导

Allegro升级到了23.1后，支持将线变成铜皮，如下图。新功能之线变成铜皮功能操作指导。

2025-04-23 12:51:23 165

原创 Allegro23.1新功能之铜皮变成线功能操作指导

Allegro升级到了23.1后，支持将铜皮变成线，如下图。新功能之铜皮变成线功能操作指导。

2025-04-22 12:48:49 159

原创 Allegro23.1新功能之Line变成Cine功能操作指导

Allegro升级到了23.1后，支持将Line线变成Cline，如下图。新功能之Line变成Cine功能操作指导。

2025-04-22 12:48:18 47

原创 Allegro23.1新功能之4K显示器页面显示不全如何解决操作指导

Allegro升级到了23.1的时候，可能会出现界面显示不全的情况，如下图。变量名：ALLEGRO_HIGH_DPI_ENABLED。新功能之4K显示器页面显示不全如何解决操作指导。是因为4K高清显示器的原因导致的。如何解决，具体操作如下。

2025-04-21 12:58:38 54

原创 Allegro23.1新功能之3DX 模式使用操作指导

Allegro升级到了23.1之后，除了保留了常规的3D Canvas功能外。还新推出了一个新的3DX模式，如何使用，具体操作如下。新功能之3DX 模式使用操作指导。

2025-04-21 12:57:51 151

转载 How Does a Power Regulator Feedback Loop Work

How Does a Power Regulator Feedback Loop WorkPower regulator circuits, both linear and switching regulators, include feedback loops as mechanisms to ensure the circuit outputs at a target voltage. These feedback loops play a simple but important role in po

2025-04-14 13:00:29 26

转载 The Frequency Response of VRMs

The Frequency Response of VRMsAll VRMs used for high-speed digital processors are intended to provide power at high speeds, while also maintaining stable output for voltage droop and ripple. VRMs also perform important management tasks through voltage/freq

2025-04-07 12:56:44 32

转载 Should You Use a Custom or Standard Connector Pinout

Should You Use a Custom or Standard Connector PinoutNo one will argue with the idea that a USB protocol should probably be routed over a USB connector and standardized cable. These and other connector types have standardized pinouts, and the equipment has

2025-03-31 11:44:32 24

转载 Joule‘s Law of Electric Heating

Joule's Law of Electric Heating

2025-03-24 10:30:47 36

转载 What is Diode Reverse Recovery Time

What is Diode Reverse Recovery TimeThe most important uses of diodes are not in DC conduction, they are actually in AC circuits. The fact that AC circuits are time-dependent also means that diodes have time-dependent characteristics that affect operation,

2025-03-17 12:04:20 38

转载 The Dielectric Material Used in Capacitors

The Dielectric Material Used in Capacitors

2025-03-10 12:50:59 29

转载 What is Oscilloscope Probe Compensation

What is Oscilloscope Probe CompensationOscilloscope probes are one of the determining factors that determine the accuracy of fast sampled signals. To ensure accuracy during a live measurement of a high-speed signal or high-frequency waveform, a technique k

2025-03-03 12:54:04 74

转载 PCB Footprint Design Guidelines

PCB Footprint Design GuidelinesKey TakeawaysThe PCB footprint is the physical interface between the component and the circuit board.The PCB footprint gives the designated locations to solder the components as per the design.IPC-7351 is the standard that en

2025-02-24 14:49:08 59

转载 QFN Package Dimensions

QFN Package DimensionsKey TakeawaysQuad flat no-lead (QFN) packages are lead frames used for connecting ICs to printed circuit boards.QFN package dimensions are designed to give a small form factor that provides a thin profile.The PCB footprint design shou

2025-02-17 13:09:47 43

Allegro转pads的skill文件
Allegro转pads的skill文件 此资源是配合博客来实现将Allegro转换成pads的必须的skill文件 https://blog.csdn.net/weixin_54787054/article/details/127760836 Allegro转换成pads方法较简单，但是大多数教程里面并没有转成pads必备的skill文件，本资源就是Allegro转换成pads必备的skill文件 解压后将文件夹中的所有文件复制到allegro的C:Users>win7>AppData>Roaming>SPB_Data（这个值是我们刚才建立allegro快捷键文件夹中。如果您没有建立，那放入默认的文件夹中）即PCB env目录下

2025-05-05

Sigrity SystemSI仿真分析教程.rar
本资源是配合Sigrity SystemSI仿真分析教程专栏使用的，里面给出了所有文章对应的实例文件，方便读者能够快速上手和学会Sigrity SystemSI的功能 本专栏详细介绍了Sigrity SystemSI和Sigrity System Explorer 仿真工具的所有功能的使用方法和教程，以及使用 Sigrity SystemSI和Sigrity System Explorer进行实例仿真分析，让读者能够从新手小白进阶到仿真高手 Sigrity SystemSI仿真分析教程专栏链接 https://blog.csdn.net/weixin_54787054/category_12845510.html?spm=1001.2014.3001.5482

2024-12-23

Sigrity Power DC Power Tree 仿真分析教程.rar
本资源是配合Sigrity PowerDC &Tree 仿真分析教程专栏使用的，里面给出了所有文章对应的实例文件，方便读者能够快速上手和学会Sigrity PowerDC &Power Tree 的功能 本专栏详细介绍了Sigrity PowerDC和PowerTree仿真工具的所有功能的使用方法和教程，以及使用 PowerDC和PowerTree进行实例仿真分析，包括PCB和封装基板的电仿真和热仿真，让读者能够从新手小白进阶到仿真高手 Sigrity PowerDC &Tree 仿真分析教程专栏链接 https://blog.csdn.net/weixin_54787054/category_12834809.html

2024-12-23

Sigrity Optimize PI CapGen仿真教程.rar
本资源是配合Sigrity Optimize PI CapGen仿真教程专栏使用的，里面给出了所有文章对应的实例文件，方便读者能够快速上手和学会Sigrity Optimize PI CapGen的功能 本专栏详细介绍了Sigrity Optimize PI 和DecapGenerator仿真工具的使用方法和教程以及实例仿真分析，让读者能够对PDN系统进行频域仿真和优化分析 Sigrity Optimize PI CapGen仿真教程专栏链接 https://blog.csdn.net/weixin_54787054/category_12823259.html

2024-12-23

Sigrity Speed2000 仿真分析教程与实例分析.rar
本资源是配合Sigrity Speed2000 仿真分析教程与实例分析专栏使用的，里面给出了所有文章对应的实例文件，方便读者能够快速上手和学会Sigrity Speed2000 的功能 本专栏详细介绍了Sigrity Speed2000仿真工具的所有功能的使用方法和教程，以及使用 Speed2000进行实例仿真分析，让读者能够从新手小白进阶到仿真高手 Sigrity Speed2000 仿真分析教程与实例分析专栏链接 https://blog.csdn.net/weixin_54787054/category_12821222.html

2024-12-23

Sigrity Power SI 仿真分析教程与实例分析.rar
本资源是配合Sigrity Power SI 仿真分析教程与实例分析专栏使用的，里面给出了所有文章对应的实例文件，方便读者能够快速上手和学会Sigrity Power SI 的功能 本专栏详细介绍了Sigrity Power SI仿真工具的所有功能的使用方法和教程，以及使用 Power SI进行实例仿真分析，让读者能够从新手小白进阶到仿真高手 Sigrity Power SI 仿真分析教程与实例分析专栏链接 https://blog.csdn.net/weixin_54787054/category_12812227.html

2024-12-22

python自学教程-12-sql注入和防止sql注入.ev4.rar
python自学教程-12-sql注入和防止sql注入.ev4.rar

2024-09-12

python自学教程-11-pymsql对数据库的增删改操作.ev4.rar
python自学教程-11-pymsql对数据库的增删改操作.ev4.rar

2024-09-12

python自学教程-10-pymysql的查询语句操作.ev4.rar
python自学教程-10-pymysql的查询语句操作.ev4.rar

2024-09-12

Sigrity-XtractIM-template.rar
Sigrity-XtractIM-template.rar Sigrity-XtractIM-所有模板文件

2024-09-12

Sigrity-XtractIM-Tutorial.rar
Sigrity-XtractIM_Tutorial.rar 欢迎来到XtractIM教程。 本教程旨在通过提供现实生活中的示例和演示，简要介绍XtractIM工具，以便您了解一些基本概念。 XtractIM工具是包设计全套工具的一部分。 请参阅安装指南以检查系统要求。 如何使用本指南 XtractIM教程提供了如何获得所需结果的演示示例和分步说明。 按照规定的顺序浏览每章的各个部分。执行所有步骤并研究示例。 附加文件 除本文档外，请参阅以下文档以获取更多信息。 ■ XtractIM用户指南——详细介绍XtractIM的特性和功能。 ■ 翻译器用户指南——描述从各种类型的电路板和封装文件格式到Sigrity SPD格式的翻译

2024-09-12

Sigrity-XtractIM User Guide.rar
Sigrity-XtractIM User Guide.rar 欢迎阅读XtractIM用户指南。本手册通过使用实际示例和演示来简要介绍XtractIM应用程序，使您熟悉XtractIM的一些基本概念。 系统要求 请参阅《安装指南》以检查系统要求。 如何使用本指南 本指南提供了有关如何使用XtractIM工具获得所需结果的描述、演示示例和分步说明。 附加文件 除本文档外，以下文档还提供了更多信息，以便更好地理解该工具。 ■ .spd文件格式参考指南解释了Sigrity.spd文件的格式。文件必须创建为.spf文件，或者从其他格式转换为.spd文件格式。 ■ 翻译器用户指南解释了如何将各种文件格式中包含的布局数据翻译成Sigrity.spd文件格式

2024-09-12

Sigrity-What’s New in Sigrity XtractIM Technology.rar
Sigrity-What’s New in Sigrity XtractIM Technology.rar 本章简要概述了Sigrity的新增和增强功能 以下Sigrity 2022.1版本中的XtractIM技术。 ■ Sigrity 2022.1 HF3 ■ Sigrity 2022.1 HF2 ■ Sigrity 2022.1基地 相关文件 ■ XtractIM用户指南 ■ XtractIM教程 注：要了解其他Sigrity产品中的新功能和增强功能，请参阅Cadence Sigrity and Systems Analysis 2022.1中的Sigrity发布概述和常用工具新增功能和新增功能

2024-09-12

Sigrity-XPIDME User Guide.rar
Sigrity-XPIDME User Guide.rar XPIDME（XcitePI Device Model Extration）是一种用于ASIC芯片设计的电路模型生成工具。 它可以为芯片块创建Cpg、Rleak和电流签名。该方法包括两种不同的工作流：无向量流和基于向量的流。 XPIDME结果可以直接导入到XcitePI等仿真工具中，以设置芯片器件模型。 XPIDME旨在供芯片设计工程师使用，以生成用于芯片电源完整性分析的电路块模型。 XPIDME允许芯片设计人员 在电源和接地网之间创建一个块电容（Cpg）。 ■ 创建一个块总漏电电阻（Rlead）。 ■ 为瞬态时域仿真（Ipeak）创建块开关电流特征激励。 如果您在使用XPIDME时遇到任何困难，或者您有任何改进建议，请联系Cadence在线支持。

2024-09-12

Sigrity-XcitePI What’s New in Sigrity 2018.rar
Sigrity-XcitePI What’s New in Sigrity 2018.rar 本章介绍Sigrity 2018 XcitePI版本中提供的以下新增强功能。 ■ MCP编辑器支持的标准化 ■ TSMC 7nm QRC技术文件和.ict文件支持 ■ MCP凹凸坐标与GDS值MCP编辑器支持标准化现在，从XcitePI访问的MCP编辑器具有与Sigrity其他工具相同的外观和感觉。 最新的MCP编辑器可以更快地加载模型。MCP自动连接 集成在MCP编辑器中的窗口还提供： ■ 更强大的自动坐标映射。 ■ 易于使用的手动坐标映射。 ■ 简化的上下文菜单，用于更改可用网络的方向

2024-09-12

Sigrity-XcitePI User Guide.rar
Sigrity-XcitePI User Guide.rar XcitePI是一个以芯片为中心的仿真和模型提取工具。它可用于功率传输网络（PDN）系统和高速I/O的设计和验证。 XcitePI生成芯片PDN模型以及IO单元和封装连接之间的互连。 该模型考虑了整个芯片电网所有导体之间的寄生电阻、电容和电感耦合。它可以被整合到系统级分析或芯片封装系统协同设计中。XcitePI还支持芯片PDN的瞬态和频域仿真，并评估IO功率/接地和信号 电气性能。 XcitePI提供以下功能： ■ 时域分析（TD） ■ 频域分析（FD） ■ 功率模型提取（PME） ■ IO模型提取（IOME） 单个功能在调用时可能需要指定许可证。本手册后面的章节中记录了每个功能的详细说明、使用说明和示例。 XcitePI供负责以下工作的工程师使用： ■ PDN系统的设计与验证 ■ 高速I/O的设计与验证 ■ 用于系统级仿真和分析的芯片PDN和/或IO焊盘模型生成 ■ 芯片、封装和系统电气协同设计 使用XcitePI，您可以： ■ 运行整个PDN系统的瞬态仿真，同时考虑芯片和 包装效果

2024-09-12

Sigrity-What's New in Sigrity Translators.rar
Sigrity-What's New in Sigrity Translators.rar 本章简要概述了Sigrity的新增和增强功能 以下Sigrity 2022.1版本中的翻译者： ■ Sigrity 2022.1 HF2 ■ Sigrity 2022.1基地 相关文件 ■ 翻译者用户指南 ■ Gds2Spd翻译教程 注：要了解其他Sigrity产品中的新功能和增强功能，请参阅 Cadence Sigrity和系统分析2022.1中的新内容。

2024-09-12

Sigrity-Translators User Guide.rar
Sigrity-Translators User Guide.rar 本前言简要介绍了《翻译者用户指南》，并包含以下部分。 概述 观众 客户支持信息 概述 本用户指南介绍了如何使用格式转换器翻译其他格式中的布局数据文件 将格式转换为Sigrity SPD格式。 本指南包括以下章节。 介绍 SPDLinks Pads2Spd翻译器 Rif2Spd翻译器 Dsn2Spd翻译器 Ndd2Spd翻译 附录A：从Mentor PADS导出ASC文件 附录B：导出BoardStation层 附录C：在Altium Designer中导出ODB++文件 附录D：在BoardStation中导出ODB++文件

2024-09-12

Sigrity-CAD Interfaces Translator Notes.rar
Sigrity-CAD Interfaces Translator Notes.rar 本章介绍CAD工具。 IC封装设计工具： Cadence-APD、SIP PCB设计工具： ODB++-支持ODB++输出的所有CAD工具（Expedition、Boardstation、Altium） Cadence-Allegro、PCB SI、Specctra路由器 导师-董事会站，远征，Padslayout，ICX Zuken-CR-5000/8000，维苏拉 Altium-仅限Altium Designer预版本10（Protel），P-CAD YDC-先进αIII设计 适用于大多数PCB设计工具的ODB++ 这里提到的大多数PCB设计工具包括Altium、Mentor Boardstation、Expedition、， 祖肯，PCAD。 现在大多数CAD工具都支持ODB++。 将ODB++文件翻译为。SPD文件，请按照以下步骤操作： 1.在CAD设计工具的菜单中，选择文件-导出ODB++以创建ODB++文件。 确保启用所有选项，以便获得尽可能完整的数据集。 2.使用Mentor的ODB+

2024-09-12

Sigrity-altium-eagle-proj translators guid.rar
Sigrity-altium_eagle-proj translators guid.rar 将Altium原理图转换为DE HDL 原理图必须在Altium中保存为ASCII格式。这个 将用其ASCII等效值替换原始二进制文件。 位置和文件扩展名相同。 为了能够选择PCB项目来翻译项目文件 <projname>。需要PrjPCB。如果此文件丢失，请执行以下操作 说明将有助于解决此问题：  从“新建项目”对话框的菜单中选择“文件”»“新建”»“项目” 将打开。  注意可用项目类型列表，确认PCB项目 挑选出来的

2024-09-12

Sigrity-What’s New in Sigrity T2B Solution.rar
Sigrity-What’s New in Sigrity T2B Solution.rar 本章简要概述了Sigrity的新增和增强功能 以下Sigrity 2022.1版本中的T2B解决方案： ■ Sigrity 2022.1 HF3 ■ Sigrity 2022.1 HF2 ■ Sigrity 2022.1基地 相关文件 ■ T2B文件格式参考指南 ■ T2B快速参考指南 ■ HSPICE模型的T2B教程 ■ T2B Spectre模型教程 注：要了解其他Sigrity产品中的新功能和增强功能，请参阅Cadence Sigrity和系统分析2022.1中的新增功能。

2024-09-12

Sigrity-T2B-template.rar
Sigrity-T2B-template.rar Sigrity-T2B-所有模板

2024-09-12

Sigrity-T2B Tutorial for Spectre Models.rar
Sigrity-T2B Tutorial for Spectre Models.rar 信号晶体管到行为模型的转换 概述 信号晶体管到行为（T2B）模型转换是一种将IO晶体管模型转换为IBIS模型的工具。部分算法利用了北卡罗来纳州立大学（NCSU）开发的S2IBIS。有关T2B和S2IBIS的详细信息，请参阅T2B 与S2IBIS相比。 本教程重点介绍Spectre IO模型到IBIS模型的转换。要了解HSPICE IO模型到IBIS模型的转换，请参阅HSPICE模型的T2B教程。 教程概述 本教程大致分为两部分： ■ 第1部分：T2B快速入门 ■ 第2部分：T2B高级培训参考指南——本参考指南包括以下主题： ❑ 转换为ddr102.ibs ❑ IBIS模型版本降级 ❑ 差分缓冲器模型 ❑ 其他

2024-09-12

Sigrity-T2B Tutorial for HSPICE Models.rar
Sigrity-T2B Tutorial for HSPICE Models.rar T2B是一种将晶体管模型转换为IBIS模型的工具。该算法的一部分利用了北卡罗来纳州立大学（NCSU）开发的S2IBIS。 有关T2B和S2IBIS的详细信息，请参阅T2B与S2IBIS比较。 本教程重点介绍HSPICE IO模型到IBIS模型的转换。有关Spectre IO模型到IBIS模型的转换，请参阅T2B Spectre模型教程文档。 设备型号文件下载 本教程基于Micron晶体管模型。设备型号可从以下网址下载： https://www.micron.com/~/media/documents/products/sim model/dram/dram/6952v69a_at_hspice.zip 1.将下载的文件解压缩到工作目录。 您可以根据需要指定工作目录。在本教程中，设备模型文件位于t2b目录下的spice文件夹中。 2.打开6952v69a_at_hspice.zip文件夹

2024-09-12

Sigrity-T2B Quick Reference.rar
Sigrity-T2B Quick Reference.rar 本文档简要介绍了T2B，并逐步说明了您可以在T2B中执行的基本程序。 T2B将晶体管转换为行为模型，以便在数小时内而不是数天内实现准确高效的全总线模拟。 模型输出采用IBIS 3.2、4.2、5.0、5.1、6.0和6.1格式，以及精度增强的Cadence Sigrity行为模型格式。 T2B满足了对精确系统级仿真的需求，由于高速接口技术的快速发展，这一需求变得至关重要。 耗时的晶体管级仿真和不准确的传统IBIS模型仿真在SSO研究等仿真中无法达到要求，其中功率传输效应起着至关重要的作用。使用T2B生成的功率感知行为驱动模型最大限度地提高了准确性，并支持使用Cadence SPEED2000、SystemSI、Spectre或HSPICE兼容模拟器进行高效模拟

2024-09-12

Sigrity-T2B File Format Reference Guide.rar
Sigrity-T2B File Format Reference Guide.rar T2B配置采用ASCII格式。此文件控制引擎中的I/O IBIS模型或IBIS Plus模型创建。 本文档描述了文件格式、T2B关键字及其 语法。关键字按内容类型分组： ■ 标题和全局参数 全局参数定义了全局范围内的属性，这些属性将在缓冲区的所有组件和模型之间共享。通常，模型文件名和版本等公共信息在全局参数部分中定义。用作所有模型和组件的默认设置的一些参数也可以在本节中定义， 这些参数由每个单独的模型自动继承，如用于模型创建的缓冲电源电压和环境温度。 有关此类别中所有参数的详细信息，请参阅标题和全局参数。 ■ 组件级参数 组件级参数仅定义对单独模型组件的特性影响，即模型组件的外部引脚列表和映射关系。 组件级参数会覆盖全局部分中定义的相同参数。 组件中外部引脚引用的所有缓冲模型都应放在相同的组件定义范围内。 有关此类别中所有参数的详细信息，请参阅组件参数。

2024-09-12

Sigrity-SystemExplorer-Via Wizard Application Note.rar
Sigrity-SystemExplorer-Via Wizard Application Note.rar

2024-09-12

Sigrity-SystemExplorer-template.rar
Sigrity-SystemExplorer-template.rar Sigrity-SystemExplorer-所有模板文件

2024-09-12

Sigrity-System Explorer User Guide.rar
Sigrity-System Explorer User Guide.rar Sigrity System Explorer允许您构建自定义系统级拓扑并执行AC， 以及时域瞬态模拟。使用系统资源管理器，您可以执行预处理和 对您的设计进行布局后分析。 调用系统资源管理器 使用以下方法之一启动系统资源管理器。 ■ 独立 ❑ 选择开始–所有程序–Cadence–Sigrity<版本号>– 系统信息浏览器 ■ 来自SystemSI ❑ 从“开始”菜单中，启动SystemSI。 选择开始–所有程序–Cadence–<Sigrity版本>–SystemSI ❑ 创建系统资源管理器项目。 系统资源管理器提供以下许可证： ❑ SystemSI——并行总线分析 ❑ SystemSI——串行链路分析 ❑ 包装提取和评估选项 ❑ PI签核和优化选项 ❑ 电源感知SI选项 ❑ 串行链路SI选项

2024-09-12

Sigrity-SystemSI-template.rar
Sigrity-SystemSI-template.rar Sigrity-SystemSI-所有template模板

2024-09-12

Sigrity-SystemSI-SystemSI Serial Link Analysis Tutorial.rar
Sigrity-SystemSI-SystemSI Serial Link Analysis Tutorial.rar 本章介绍如何使用模板执行单通道分析。您将学习如何： ■ 将模型分配给组件 ■ 运行单通道模拟 ■ 设置仿真参数 ■ 设置模拟选项 假设场景说明了当数据速率发生变化并且通过AMI建模包含均衡时，结果会如何变化。 单通道模板包含： ■ 一个发射器 ■ 一个接收器 ■ 印刷电路板（PCB） ■ 两个包裹 浅灰色的AMI块连接到默认禁用的发射机和接收机

2024-09-12

Sigrity-SystemSI-SystemSI Parallel Bus Analysis Tutorial.rar
Sigrity-SystemSI-SystemSI Parallel Bus Analysis Tutorial.rar Sigrity SystemSI–并行总线分析是一种系统级信号完整性（SI）分析工具，专注于高速并行接口。它与Sigrity专利的板和封装建模工具集成在一起，包括PowerSI，用于提取精确的硬件互连 包括实际配电网络的模型。 并行总线分析支持HSPICE晶体管级和IBIS行为I/O模型，包括BIRD95和BIRD98的功率感知结构，以实现非理想功率条件下的模拟。连接器和电缆等互连可以包含在Sparameter数据或SPICE兼容电路模型中。 同步设计性能指标，包括带有详细时序测量的眼图，可作为输出

2024-09-12

Sigrity-SystemSI-SystemSI Frequently Asked Questions.rar
Sigrity-SystemSI-SystemSI Frequently Asked Questions.rar SystemSI串行链路分析是否提供任何预定义的模板？ 对。 SystemSI串行链路分析提供了几个拓扑模板，可以作为用户自定义拓扑的起点。提供了卡上、背板和串扰拓扑的模板，并已准备好运行。 SystemSI串行链路分析支持哪些电路模拟器 特征？ SPEED2000模拟器（SPDSIM）是SystemSI串行链路的一部分 分析产品。如果用户有HSPICE的许可安装，则HSPICE也得到直接支持。 SystemSI串行链路分析是否支持发射机和接收机 使用算法建模接口（AMI）的模型？ 对。SystemSI串行链路分析完全支持符合IBIS规范的AMI模型

2024-09-12

Sigrity-SystemSI-Statistical Analysis Application Note.rar
Sigrity-SystemSI-Statistical Analysis Application Note.rar 介绍 Sigrity SystemSI-串行链路分析中使用的传统分析流程涉及 基于高级卷积信道的信道电路冲激响应 并在接收器处导出时域波形。这些波形是 经过统计后处理，生成眼图、浴缸曲线和其他输出。 通过信道运行的比特数越多，结果就越准确。 统计分析通常适用于线性时不变（LTI）系统。a中的线性 系统指示叠加适用。时间不变性表明，对于具有 x（t）输入和y（t）输出，输入中的时移z，例如x（t+z）将导致 对应的时移输出y（t+z）。许多（尽管不是全部）串行链路系统可以近似为LTI，因此统计分析是串行链路分析工具箱中一种有用的功能。 与时域仿真方法相比，纯统计分析的主要优点是可以直接考虑所有符号间干扰（ISI）。 因此，它的准确性不依赖于模拟的比特数，就像传统的时域方法一样。 统计分析的主要局限性是它只适用于LTI系统。 使用AMI_GetWave函数执行实时波形处理的算法（AMI）模型不能保证LTI操作。 许多使用Decision的多千兆位接收器 反馈均衡（DFE）使

2024-09-12

Sigrity-SystemSI-Pre-Layout Transmission Line Modeling Applicati
Sigrity-SystemSI-Pre-Layout Transmission Line Modeling Application Note.rar SystemSI包括预布局输电线路建模功能。本应用说明 通过SystemSI-串行链路分析中的一个示例，介绍了此功能的使用 模块。本应用说明在以下部分涵盖了这些主题集： ■ TLine模型生成 ■ 将TLine块连接到拓扑中 ■ 参数化TLine模型的扫描管理器支持 TLine模型生成 本节涵盖以下主题： ■ 放置TLine块 ■ 定义堆叠 ■ 指定表面粗糙度 ■ 定义导体 ■ 生成模型 ■ 重新使用TLine编辑器

2024-09-12

Sigrity-SystemSI-OpenPOWER Compliance Tutorial.rar
Sigrity-SystemSI-OpenPOWER Compliance Tutorial.rar SystemSI包括频域合规性工具包，OpenPOWER合作伙伴可以使用该工具包来确定其高速串行（HSS）总线设计是否符合IBM标准。 该工具基于描述从C4凸块到C4凸块的完全级联信道的七个频域参数来确定合规性。 合规性工具包检查从IBM POWER8处理器逃逸的所有HSS总线的合规性。 由于该工具是基于频域的，因此不需要IBIS AMI模型来运行仿真。确保在描述最坏情况设计空间的通道中使用无源元件的精确s参数模型。 本指南适用于首次使用的用户，将帮助您运行模拟并解释结果。 以确定PCIe Gen3参考信道合规性的分步过程为例

2024-09-12

Sigrity-SystemSI-Modeling Repeaters SystemSI - Serial Link Analy
Sigrity-SystemSI-Modeling Repeaters SystemSI - Serial Link Analysis.rar 介绍 中继器是在串行链路接口的初始发射机和最终接收机之间的某个点接收、恢复和重新生成串行数据的设备。 这样做是为了提高整体接口的信号质量和误码率（BER），同时允许使用传统的PCB材料、长电缆和多个连接器来降低整体系统成本。 从信号完整性（SI）分析的角度来看，这需要扩展现有的IBIS-AMI建模和仿真技术，以使多个级联信道能够一起仿真，从而进行端到端的BER分析。 就本文档而言，中继器只是连接到发射机块的接收机块，有效地将两个串行链路信道连接在一起。 本节包括以下内容： ■ 建立中继器连接 ■ 中继器的IBIS-AMI建模 建立中继器连接 通过简单地将接收器（Rx）连接到发射器（Tx），即可使用SystemSI对中继器设备进行建模。 右键单击任一设备并选择相应的上下文菜单选项即可建立连接。考虑以下示例，其中信道A的SerDes接收机与信道B的发射机一起显示。

2024-09-12

Sigrity-SystemSI-Layout Extraction and Simulation.rar
Sigrity-SystemSI-Layout Extraction and Simulation.rar SystemSI中的布局关联功能提供了与PowerSI和 SPEED2000发电机（SPDGEN），实现提取和建模的自动化 基于物理布局的SystemSI拓扑中块的生成。 下图显示了布局提取大图。 在以下部分中，您可以阅读： ■ 模型提取 ■ 布局模拟（FDTD） 考虑下图所示的示例拓扑，其中块之间已经建立了初始连接。 该拓扑结构具有封装块和PCB块。

2024-09-12

Sigrity-SystemSI-DDR Measurements and Reports for Raw HSpice TR0
Sigrity-SystemSI-DDR Measurements and Reports for Raw HSpice TR0 Waveforms.rar 概述 Sigrity SystemSI–并行总线分析支持HSPICE生成的TR0波形的后处理，以提取基于JEDEC的详细测量值，并生成HTML格式的综合报告。 范围 本应用说明涵盖以下内容： ■ 通过SystemSI图形用户界面（GUI）从HSpice TR0文件生成DDR报告 ■ 从TR0波形文件生成DDR报告的批处理脚本 ■ 将HSpice TR0文件批量转换为Sigrity曲线文件格式 先决条件 本应用说明做出了以下假设： ■ 用户可以访问Sigrity SystemSI 11.1或更高版本。 ■ 用户熟悉SystemSI的用法。

2024-09-12

Sigrity-SystemSI Serial Link Analysis-Crosstalk Analysis.rar
Sigrity-SystemSI Serial Link Analysis-Crosstalk Analysis.rar SystemSI-串行链路分析具有许多不同的串扰功能，并为用户提供了许多分析选项。 本应用说明的目的是记录这些选项，并使用户能够选择所需的方法来包括串扰 串行链路分析中的影响。 本应用说明涵盖以下主题： ■ 串扰拓扑 ■ 串扰刺激 串扰拓扑 SystemSI中表示串扰的主要方法有两种：串行链路分析拓扑；基于提取和基于测量。每种方法都特定于制造互连电路的方式。以下各节将分别介绍。 基于提取的串扰拓扑 基于提取的串扰拓扑是由使用提取软件生成的互连电路构建的，通常在印刷电路板（PCB）或封装的物理布局上运行。提取软件，如Sigrity PowerSI，允许用户放置 在布局中感兴趣的节点处的端口，并提取电路，通常以S参数或详细Spice子电路的形式。通常对可以为提取的电路定义的端口数量没有硬性限制，因此提取“文字”很简单 由感兴趣的直通信道与多个攻击者信号耦合组成的电路。 下图显示了这种拓扑的一个示例

2024-09-12

下载资源的综合贡献分问题

2022-11-04

怎么提升下载等级呀，综合贡献分一直没动

2022-11-02

怎样快速提升等级，博客和资源等级

2022-10-29

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除