makefile常用写法和简易写法

1,先说常用到的

-l: 小写的l就是依赖的lib库，lib首字母，很好记。
-L: 引用的三方lib库所在目录，lib首字母大写就是目录，也好记。
-I: 少不了头文件目录，还是老路子，include首字母，大写代表目录

下面这些是编译选项：
-Wall：提示所有警告
-g: 产生调试信息，应该是gdb的首字母
-c: 就是编译咯，compile首字母
-o: 这个必须有的，就是编译链的输出，output的简写
如果大写的O，后面带数字表示优化级别，-O3火力全开

ar rcs: 生成静态库，即那些.a文件。
如果要生成so动态库，-shared -o搞定

下面是一些常见符号：
$@ 目标文件，$^ 所有的依赖文件，$< 第一个依赖文件

2，再来说说一些简易写法

主要是生成obj文件，最先是这样玩的：

xxx.o : xxx.c x.h xx.h xxx.h
(tab)cc -c xxx.c
意思是得到xxx.o中间文件，为后面的链接做准备。

后来用了makefile的推导，因为xxx.o会找它对应的同名c文件和h文件

xxx.o: x.h xx.h
是不是清爽很多了

如果编译文件多，obj就很多，于是我们又找到下面方法

OBJECTS = xx.o xxx.o xxxxx.o
OBJECTS是要链接的依赖文件，有多少写多少

.c.o:
(tab)cc $(CFLAGS) $< -c -o $@

然后用这一行都搞定了，CFLAGS变量是编译选项

如果obj文件太多，也是烦。用下面这个，都省略了。

SOURCE := $(wildcard *.c) $(wildcard *.cpp)
OBJECTS :=\$(patsubst %.c,%.o,\$(patsubst %.cpp,%.o,\$(SOURCE)))

直接使用OBJECTS就可以链接生成可执行文件了
$(TARGET) : $(OBJECTS)
(tab)$(CC) $(CFLAGS) -o $@ $(OBJECTS) $(LDFLAGS) $(LIBS)

3，最后来说说伪目标

.PHONY : task1 task2 all clean
这些就是伪目标，譬如我们可以这样：

all: task1 task2

clean
(tab) rm -rf *.o