I2S音频接口详解

蓝天居士

已于 2022-06-05 23:50:32 修改

阅读量1.4w

点赞数 2

分类专栏： Linux音频驱动文章标签：单片机

于 2022-06-05 22:50:06 首次发布

本文链接：https://blog.csdn.net/phmatthaus/article/details/125138026

版权

Linux音频驱动专栏收录该内容

2 篇文章

订阅专栏

本文介绍了IIS接口的基本组成，包括MCLK、SCLK、LRCK和SDI、SDO，并详细阐述了LRCK和FS的含义。同时，讨论了MCLK的计算方法，给出了两个具体示例，解释了如何根据CPU/SOC提供的MCLK和LRCK调整时钟分频器、DLL和时钟倍频器设置，以确保内部ADC时钟正确匹配音频采样需求。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1. 相关概念

通常IIS接口由MCLK、SCLK、LRCK、SDI、SDO组成。

LRCK

用于切换左右声道的数据。一般来说，LRCK为0表示正在传输的是左声道的数据，为1则表示正在传输的是右声道的数据。

FS

采样频率，等于LRCK。一般音频使用16K。还有多种采样频率，看需求。

MCLK

主时钟，也叫系统时钟（Sys Clock），又名过采样率，一般是采样频率的128、或256、或384或512倍。

SCLK

串行时钟SCLK，也叫位时钟BCLK，即对应数字音频的每一位数据，SCLK有1个脉冲。SCLK的频率=2×采样频率×量化位数（BCLK = 2 * 采样频率 * 量化位数）。

量化位数

常见的位数有16bit、24bit、32bit、20bit。

2. MCLK计算

Following are some example for clock divider, DLL and clock doubler setting.
 Example 1, CPU/SOC provides 12.288MHz MCLK and 48KHz LRCK to ES7210, So the external MCLK/LRCK ratio is 256. In this clock condition,
the clock divider ratio should be 1, and DLL should be bypassed. But clock doubler should be enabled to get internal clock which
is 24.576MHz. Now the internal ADC clock is 24.576MHz, and it equals to 512 × LRCK.

 Example 2, CPU/SOC provides 18.432MHz MCLK and 48KHz LRCK to ES7210, So the MCLK/LRCK ratio is 384. In this clock condition, the
clock divider ratio should be 3 to get 6.144MHz clock. DLL should be enabled to get 24.576MHz (4 × 6.144MHz) clock. The clock doubler
should be disabled. Now the internal ADC clock is 24.576MHz, and it equals to 512 × LRCK.