【计算机组成原理】控制器概述

目录

一、CPU的功能与基本结构

二、指令周期的数据流

三、数据通路

四、时序控制

---

一、CPU的功能与基本结构

CPU的功能：

1. 指令控制：完成取指令、分析指令和执行指令的操作，即程序的顺序控制。
2. 操作控制：一条指令的功能往往是由若干操作信号的组合来实现的，CPU管理并产生由内存取出的每条指令的操作信号，把各个操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。
3. 时间控制：对各种操作加以时间上的控制，时间控制要为每条指令按时间顺序提供应有的控制信号。
4. 数据加工：对数据进行算术和逻辑运算。
5. 中断处理：对计算机运行过程中出现的异常情况和特殊请求进行处理。

运算器基本结构

控制器基本结构

CPU的基本结构

存储器结构

• 冯诺依曼体系结构（普林斯顿结构）：程序和数据共同存储在同一个存储器，一套地址总线和数据总线 
• 哈佛结构：程序代码和数据分开存储在两个存储器，两套地址总线与数据总线，两套地址总线和数据总线

• 地址总线 AB：Adress Bus，CPU或总线主设备 -> AB -> 存储器或IO设备（单向）
• 数据总线 DB：Data Bus，各部件之间（双向）
• 控制总线 CB：Control Bus，包含许多不同的控制信号和状态信号

二、指令周期的数据流

指令周期：CPU从主存取出一条指令并完成这条指令所需要的时间

• 不同指令的执行周期是不同的
• 一个指令周期可以由若干个机器周期组成

机器周期：又称CPU周期，用于完成一次内存的读/写操作，或一次ALU运算，或一次总线传送

• 一般规定为CPU与内存交换一次信息所需要的时间
• 一个机器周期由若干个时钟周期组成

时钟周期：节拍/T周期，是指CPU执行一个微操作的最小时间单位，一般就是CPU主频脉冲的周期

取址周期

间址周期

中断周期

指令周期流程

三、数据通路

CPU内部单总线结构

专用数据通路

四、时序控制

时序部件：产生指令周期中各时序信号的逻辑电路

• 时钟源：时钟脉冲信号
• 节拍脉冲发生器：顺序脉冲发生器，以CLK为基，连续不断的产生一组有序的、间隔相等或不等的环形脉冲序列
• 机器周期信号产生器：顺序脉冲发生器，机器周期的个数，可能因为指令的不同而不同，比较适合计数器和译码器电路的实现
• 启停控制逻辑电路：准确可靠的开启或封锁计算机工作时钟，控制微操作命令序列的产生或停止，启动或停止计算机的运行

单周期CPU：每条指令均在一个时钟周期内完成

• 所有指令的执行时间等长：一个时钟周期，CPI = 1
• 各个部件一般采用直接相连，且操作结果直接送入下一个部件，无需暂存，以保证在单周期内结果就可正确产生，在单周期的后沿打入目的寄存器

分析：单周期CPU实现简单，但是性能低效，CPU执行时间 = 程序指令数 × CPI × 时钟周期，时钟周期由执行时间最长的指令决定（RISC CPU一般是lw），故现代计算机并不采用单周期CPU

多周期CPU：每条指令都需要多个时钟周期才能完成

• 不同指令所占用的时钟周期可能不同，CPI > 1
• 每个阶段就是一个时钟周期，时钟周期由操作时间最长的阶段决定
• 时钟周期可大大缩短，CPU主频大大提高，无空耗时间
• 功能部件可在指令周期中共享，但需要暂存每次操作的结果
• 部件连接方式为总线连接或直接连接，存储器采用普林斯顿结构
• 总体运行时间更短（效率更高），但硬件更复杂（需要更多暂存器）

流水线CPU：在多周期CPU基础上，将各个部件按顺序组成一条流水线，指令源源不断进入流水线，经各个部件顺序处理后流出流水线

• 经典五级流水线结构：每个阶段对应独立的部件，可同时为5条指令服务，需要在各个阶段之间插入锁存器，流水线时钟周期要采用各个阶段中操作时间最长的阶段为准