- 博客(5)
- 资源 (2)
- 收藏
- 关注
原创 SOC环境中挂载C和S家VIP时,解决UVM uvm_pkg冲突问题
IRUN编译时ERROR信息:ncvlog: *E,DLCSMD: Dependent checksum verilog_package worklib.uvm_pkg:sv (VST) doesn’t match with the checksum that’s in the header of: verilog_package worklib.cdns_uvm_pkg:sv (VST).module worklib.top:sverrors: 1, warnings: 0irun: *E,VLG
2022-03-08 11:13:07
2553
1
原创 Verilog语法中pullup.pulldown使用举例和分析
在模拟IP仿真时,通常会使用到上拉、下拉电阻设置(此时还不是网表或hi spice仿真),其上拉电阻对应信号可赋值为1,下拉电阻赋值为0。因此会使用到pullup或pulldown。如下举例(引自某度问答):wire abc;pullup(abc);assign abc = enable ? 1’b0 : 1’bz;enable为bai1的时du候 abc信号为0enable 为0的时候 assign语句的输出为高阻,zhi但是因为pullup了abc,所以abc的值为1pullup是不可综合的
2020-10-22 13:55:45
15450
1
原创 Linux修改ll指令显示时间格式,包括本地alias方法
为了查看文件具体时间信息,可使用如下方法:1、当场修改(临时):ll -rt --time-style="+%Y-%m-%d %H:%M:%S"或(需识别export指令)export TIME_STYLE=’+%Y-%m-%d%H:%M:%S’2、永久修改:sudo echo “exportTIME_STYLE=’+%Y-%m-%d %H:%M:%S’” >> /etc/profile && source/etc/profile或直接在etc/profile
2020-09-15 17:53:22
2818
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人