![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
硬件拾遗
这个作者很懒,什么都没留下…
展开
-
【Verilog串口篇3】UART自定义应用层协议SLink实现多字节协议帧收发
Verilog自定义UART串口应用层协议SLink[上]本文从应用层出发,讲解自定义的通信协议,暂且命名为 SLink。底层的收发请参阅本人的另两篇博客:Verilog串口之UART接收模块及仿真、Verilog串口之UART发送模块及仿真。1、帧格式帧是什么?不知道的我想你来错地方了。一帧数据包括多个字节,每个字节的含义由通信协议规定,即为帧格式。帧格式中常用的元素有:帧头、数据长度、有效载荷、校验、帧尾等等,当然,我们大可不必拘泥于这些元素,增删名用(增补、删除、命名、运用),仁者见仁,智者见智原创 2020-07-29 21:12:50 · 2955 阅读 · 0 评论 -
【Verilog串口篇1】UART发送模块及Testbench仿真程序
Verilog 之 UART 串口发送程序设计及仿真本文从程序设计角度讲解 Verilog 串口 发送 程序设计思路以及相应仿真,串口原理及协议不是本文重点、协议本身也很简单,有兴趣的请参阅其它资料。 接收 部分请参阅本人的另一篇博客:Verilog 之 UART 串口接收程序设计及仿真。1、串口参数虽然是老生常谈,这里首先还是要说一下串口的相关参数: 波特率、数据位、停止位和校验 。归根结底,通讯最终在电路中传输的只有 “0”、 “1” 电平值,就像这篇博客,在内存中也是以 “0”、“1” 的方式存原创 2020-07-27 19:06:57 · 4871 阅读 · 1 评论 -
【Verilog串口篇2】UART接收模块及Testbench仿真程序
基于 Verilog HDL 的 UART 串口接收程序设计及仿真本文从程序设计角度讲解 Verilog 串口 接收 程序设计思路以及相应仿真,串口原理及协议不是本文重点、协议本身也很简单,有兴趣的请参阅其它资料。1、串口参数如果你用过串口通讯,那么对于 波特率、数据位、停止位和校验 应该并不陌生,因为在通讯之前,必须先设置这些参数。不过在程序设计中,还需要知道时钟频率,用来产生波特率。校验比较鸡肋,食之无味、弃之可惜,考虑到程序完整性,只给它留个位,并无作用。module UARTRecv #(p原创 2020-07-25 21:21:05 · 4733 阅读 · 0 评论