DDS-正弦-SignalTap和MATLAB

最新推荐文章于 2023-02-02 17:05:57 发布
最新推荐文章于 2023-02-02 17:05:57 发布
阅读量4.6k 收藏 21
点赞数 2
分类专栏： 研究生一年级——EDA电路设计课程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/proton_boke/article/details/68924006
版权

##方案描述：

  • 设计一个DDS，50MHz的时钟速率，输出波形频率为1MHz，输出数据格式为2补码
  • 波表ROM由MATLAB生成，8bit地址，10bit量化
  • 相位累加器为32bit
  • 首先在SignalTap里面观察波形的正确性，然后把SignalTap的数据导入至MATLAB进行分析

##DDS原理：


其中fo为输出频率，fc为时钟频率，N为相位累加器的位数，K为频率控制字。其中频率控制字作为相位累加器的输入，相位累加器的高P位输出作为ROM表的输入，输出为相位对应的幅值。从未达到频率对应幅值的效果，产生数字的正弦信号。
这里写图片描述
这里写图片描述

##Verilog代码及输出文件：
###顶层文件

/*-----------------------------------------------------
Author           :   madezhuang Communication University of China
Technology blogs :   http://blog.csdn.net/proton_boke
Email address    :   mdz800@cuc.edu.cn
module function  :     
       Simulate the function of dds to generate a sine wave
Data             :   2017-04-01
Version          :   1.0
-----------------------------------------------------*/
module Top
(
CLK ,    // Global clock 50MHz
RST ,    // Global reset
FWEN,    // inputfrequency word update enable
RD  ,    // read data
CLKOUT   // Accumulator overflow flag
);
input  CLK;
input  RST;
input  FWEN;
output CLKOUT;
output [9:0] RD;

reg [9:0] RA;
            
wire  [31:0]   FQWD;       // output frequency word
reg   [32-1:0] FWIN;

wire  [7 :0]   ADD_R;      // ROM_dress

//--------------------------------------------
//generate_freq_word
generate_freq_word u_generate_freq_word
(
FQWD,
FWEN
);
//--------------------------------------------

always @(FQWD)
begin
 FWIN <= FQWD;
end

//--------------------------------------------
//phase_adder
phase_adder u_phase_adder
(
CLK   ,
RST   ,
FWIN  ,
ADD_R ,
CLKOUT
);
//--------------------------------------------

always @(ADD_R)
begin
 RA <= ADD_R;
end

//--------------------------------------------
//Output discrete sine waveforms
DDS_CORE_ROM u_DDS_CORE_ROM
(
CLK  ,
RA   ,
RD     
);
//--------------------------------------------

endmodule

###产生频率控制字

module generate_freq_word(
  FQWD      ,   // output frequency word
  FWEN      );  // input frequency word update enable

parameter VAL_FREQ = 32'h051E_B851;     
// 50MHz clock, 1MHz out wave freqword value
      
output [31:0] FQWD;      
input FWEN;   
    
reg [31:0] FQWD;      
always @(FWEN) 
begin
 if(FWEN)
  FQWD <= VAL_FREQ;
 else
  FQWD <= 0;
end    
  
endmodule

###相位累加器

module phase_adder(
  CLK   ,   // clock, posedge valid
  RST   ,   // reset, high level reset
  FWIN  ,   // input frequency word
  ADD_R ,   // output ROM_dress
  CLKOUT    // output clock
); 

input           CLK;
input           RST;
input [32-1:0]  FWIN;
output[8 -1:0]  ADD_R;
output          CLKOUT;

reg   [32 -1:0]  fwin_R;     // freq word DFF
reg   [32 -1:0]  acc_R;      // phase ACC DFF
reg   [8 -1:0]  ADD_R;      // ROM_dress
reg              CLKOUT;

always @ (posedge CLK or posedge RST) begin
  if(RST) begin
    fwin_R   <= 0;
    acc_R    <= 0;
  end
  else begin
   // update fwin_R DFF
     fwin_R <= FWIN;
   
   // update acc_R
   acc_R <= fwin_R + acc_R;
    
   // update addr_R, the acc_R high RA_WL is rom address
   ADD_R <= acc_R[32-1:24];  
  end
end
    
always @(posedge CLK or posedge RST) begin
  if(RST)
    CLKOUT <= 1'b0;
  else if(acc_R < 32'h7FFF_FFFF)
    CLKOUT <= 1'b0;
  else
    CLKOUT <= 1'b1;
end
    
endmodule

###DDS波表ROM

module DDS_CORE_ROM(
  CLK    ,           // clock
  RA     ,           // read address
  RD     );          // read data
input          CLK;
input  [7  :0] RA;
output [9  :0] RD;
reg    [9  :0] RD;
always @ (posedge CLK)
  case(RA)
     8 'd 0     :RD = #1 10'b 0000000000; //      0 0x0 
     8 'd 1     :RD = #1 10'b 0000001100; //     12 0xC 
     8 'd 2     :RD = #1 10'b 0000011001; //     25 0x19 
     8 'd 3     :RD = #1 10'b 0000100101; //     37 0x25 
     8 'd 4     :RD = #1 10'b 0000110010; //     50 0x32 
     8 'd 5     :RD = #1 10'b 0000111110; //     62 0x3E 
     8 'd 6     :RD = #1 10'b 0001001010; //     74 0x4A 
     8 'd 7     :RD = #1 10'b 0001010111; //     87 0x57
     ...............//省略了
     8 'd 169   :RD = #1 10'b 1001010001; //   -431 0x251 
     8 'd 170   :RD = #1 10'b 1001001010; //   -438 0x24A 
     8 'd 171   :RD = #1 10'b 1001000100; //   -444 0x244 
     8 'd 172   :RD = #1 10'b 1000111110; //   -450 0x23E 
     8 'd 173   :RD = #1 10'b 1000111000; //   -456 0x238 
     8 'd 174   :RD = #1 10'b 1000110011; //   -461 0x233 
     8 'd 175   :RD = #1 10'b 1000101101; //   -467 0x22D  
     ...............//省略了
     8 'd 249   :RD = #1 10'b 1110101001; //    -87 0x3A9 
     8 'd 250   :RD = #1 10'b 1110110110; //    -74 0x3B6 
     8 'd 251   :RD = #1 10'b 1111000010; //    -62 0x3C2 
     8 'd 252   :RD = #1 10'b 1111001110; //    -50 0x3CE 
     8 'd 253   :RD = #1 10'b 1111011011; //    -37 0x3DB 
     8 'd 254   :RD = #1 10'b 1111100111; //    -25 0x3E7 
     8 'd 255   :RD = #1 10'b 1111110100; //    -12 0x3F4 
  default : RD = #1 0;
  endcase
  
endmodule

###Block Diagram File
这里写图片描述

###SignalTap
这里写图片描述
##将SignalTap中的数据导入至MATLAB分析：
在SignalTap文件sin_wave_out位置单击鼠标右键选择Create signal tapⅡ list file，生成如下图所示的数据
这里写图片描述
利用文件编辑器Utradit文件编辑器，选择需要的数据，保存为.m文件。之后就可以在matlab中对此文件进行调用。

##通用正弦信号频谱分析的MATLAB代码：

  • 生成一个1k的标准正弦信号，然后由32k去采样，采样点数为64
  • 此时包含 64/(32kHz/1kHz) = 2个周期的样点
  • 结果非常之好，好的接近理想程度了，现实世界中的电子热运动噪声才－180dB，案例1中的噪声被压制到了－300dB以下，已经非常满足工程上面的测量需求了。
%/
%用途：正确的正弦信号频谱分析的matlab代码
%方案，设计生成一个标准的正弦信号，对其作fft变换分析频谱，若与实际情况一致，则证明matlab代码可用
%作者：中国传媒大学 马德壮  PS:几乎未改动的来自杜伟韬杜老师
%/
clc;
clear all;
fc = 1e3;     %正弦信号频率
fs = 32e3;   %采样频率
N = 64;        %采样点数，则此时采样点数共包含N/(fs/fc) = 2 个周期正弦信号
idx = [0:N-1];  
x1 = sin(2*pi*fc/fs*idx);  %t = 1/fs*[0:N-1]

figure;
subplot(2,2,1:2);  %将绘图窗口分为两行两列的，其中第一幅图占据第一行的第一、二列
stem(x1);  %将以火柴柱状图画出
grid on;  %添加网格线
title('Sampled Sine Signal', 'fontsize',14);  %改变标题字体的大小至14

%频谱实现左右对称，横轴为频率，纵轴为幅度值
y1 = fftshift ( fft(x1) );
y1_abs = abs(y1);
subplot(2,2,3);
f = linspace(-(fs/2),(fs/2), N);
stem(f,y1_abs,'LineWidth',1,'MarkerSize',6);
xlim([-(fs/2) (fs/2)]);
grid on;
title('DFT Amplitude in Linear scale', 'fontsize',14);
xlabel('Frequency(Hz)');
ylabel('Magnitude');

y1_abs_dB = 20*log10(y1_abs);
min_y1 = min(y1_abs_dB);
subplot(2,2,4);
% f = linspace(-(fs/2),(fs/2), N);
stem(f,y1_abs_dB, 'LineWidth',1,'MarkerSize',6,'BaseValue',min_y1); 
xlim([-(fs/2) (fs/2)]);
grid on;
title('DFT Amplitude in dB scale','fontsize',14);
xlabel('Frequency(Hz)');
ylabel('Magnitude(dB)');


% %频谱未搬移，即频谱不对称
% y1 = fft(x1);
% y1_abs = abs(y1);
% subplot(2,2,3);
% stem(y1_abs);
% grid on;
% title('DFT Amplitude in Linear scale', 'fontsize',14);
% 
% %纵轴以分贝显示,频谱未搬移，即频谱不对称
% y1_abs_dB = 20*log10(y1_abs);
% min_y1 = min(y1_abs_dB);
% subplot(2,2,4); 
% stem(y1_abs_dB, 'LineWidth',1,'MarkerSize',6,'BaseValue',min_y1); 
% % stem(y1_abs_dB);  采用这条代码时会发生错误，错误原因暂不去查明
% grid on;
% title('DFT Amplitude in dB scale', 'fontsize',14);

这里写图片描述
##将上述代码稍加改动的分析来自SignalTap中的数据：

###第一次代码

%/
%用途：对DDS产生的正弦信号进行FFT变换，频谱分析
%作者：中国传媒大学 马德壮
%/
clc;
clear all;
sin_wave_out;  %调用sin_wave_out里面的数据
signal = reshape(sin_wave_data, 1024, 1)/512;
fc = 1e6;     %正弦信号频率
fs = 50e6;   %采样频率
N = 1024;        %采样点数，则此时采样点数共包含N/(fs/fc) = 10.24 个周期正弦信号

figure; subplot(4,4,1:4);  %将绘图窗口分为两行两列的，其中第一幅图占据第一行的第一、二、三、四列
plot([0:N-1],signal);  
title('Sine Signal', 'fontsize',14);  %改变标题字体的大小至14
subplot(4,4,5:8);
stem(signal);
xlim([100,200]);
grid on;  %添加网格线
title('Sampled Sine Signal(Partially displayed)', 'fontsize',14);  %改变标题字体的大小至14

%频谱实现左右对称，横轴为频率，纵轴为幅度值
y1 = fftshift ( fft(signal) );
y1_abs = abs(y1);
subplot(4,4,9:12);
f = linspace(-(fs/2),(fs/2), N);
plot(f,y1_abs);
grid on;
title('DFT Amplitude in Linear scale', 'fontsize',14);
xlabel('Frequency(Hz)');  ylabel('Magnitude');

y1_abs_dB = 20*log10(y1_abs);
subplot(4,4,13:16);
plot(f,y1_abs_dB,'linewidth',1);
grid on;
title('DFT Amplitude in dB scale','fontsize',14);
xlabel('Frequency(Hz)'); ylabel('Magnitude(dB)');

###第一次波形

这里写图片描述

###第一波小分析

%///
%结果显示：（单一频率正弦波，强度适中）噪声太大，即频谱泄露严重
%结果分析：采样点数不是整数个周期造成频谱泄露
%改进方法：不管是否乐意，我们拿过来一段有限长序列，等价于对序列在时域乘了一个矩形窗，于是等价于在频域对信号的频谱与矩形窗的频谱做卷积。而我们知道，矩形窗的频域即为抽样函数，这就导致正弦信号的尖峰在整个频域扩展开来。因此，可以选择一个合适的窗，以改进频谱泄露。
%///

###第二次代码（加kaiser窗）

clc;
clear all;
sin_wave_out;  %调用sin_wave_out里面的数据
signal = reshape(sin_wave_data, 1024, 1)/512;
kaiser_Beta = 12;
N = 1024;      %采样点数，则此时采样点数共包含N/(fs/fc) = 20.48 个周期正弦信号
win = kaiser(N,kaiser_Beta);  %凯撒窗
x1 = signal.*win;
fc = 1e6;     %正弦信号频率
fs = 50e6;   %采样频率

figure; subplot(3,3,1:3);  
 plot([0:N-1],x1);
grid on;  %添加网格线
title('Sine Signal(Kaiser window,Beta 14)', 'fontsize',10);  %改变标题字体的大小至14

%频谱实现左右对称，横轴为频率，纵轴为幅度值
y1 = fftshift ( fft(x1) );
y1_abs = abs(y1);
subplot(3,3,4:6);
f = linspace(-(fs/2),(fs/2), N);
plot(f,y1_abs);
xlim([-(fs/2) (fs/2)]);
grid on;
title('DFT Amplitude in Linear scale', 'fontsize',14);
xlabel('Frequency(Hz)');  ylabel('Magnitude');

y1_abs_dB = 20*log10(y1_abs);
subplot(3,3,7:9);
f = linspace(-(fs/2),(fs/2), N);
plot(f,y1_abs_dB); 
xlim([-(fs/2) (fs/2)]);
grid on;
title('DFT Amplitude in dB scale','fontsize',14);
xlabel('Frequency(Hz)'); ylabel('Magnitude(dB)');

###第二次波形

这里写图片描述
###第二波小分析

%///
%结果显示：（单一频率正弦波，强度适中）噪声仍然很大
%结果分析：采用的是kaiser窗，Beta为14，比较第一次波形虽有改善，但噪声仍未被压制到-40dB以下，不明白原因
%///
proton_boke
关注
  • 2
    点赞
  • 踩
  • 21
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
signaltap采集数据到matlab,使用Signal Tap II采集到的数据进行Matlab仿真
weixin_39927144的博客
04-04 384
使用Signal Tap II采集到的数据进行Matlab仿真在使用FPGA进行无线通信或者进行信号处理时，一般按照这样的步骤进行：(1)利用matlab进行浮点算法仿真(2)将matlab浮点算法转换为定点算法，进行仿真，并与浮点算法的性能进行比较(3)如果定点算法性能到达要求，就可以在FPGA上进行定点算法的实现(4)FPGA实现定点算法后，要将FPGA实现的算法性能与matlab仿真进行比较...
【FPGA作业】第三章、第四章 DDS正弦信号产生实验及modelsim仿真
我也不知道
07-29 5928
三 DDS正弦信号产生实验 3.1 实验目标 设计DDS，50MHz的时钟速率，输出波形频率10MHz DDS的输出数据格式为2补码，相位累加器32比特，ROM波表尺寸10bit和波形量化比特数10bit 首先在signaltap里观察波形的正确性，然后把signaltap的数据导入到matlab，分析频域结果 3.2 实验原理 注意 频率控制字K与ROM位数没有关系 ...
signaltap 功能演示 (正弦波形发生器).doc
06-27
signaltap 功能演示 (正弦波形发生器).doc
Signal Tap II简单使用小记
didunwei1204的博客
11-24 576
Signal Tap II有助于观察逻辑内部信号行为，可使不借助外部设备进行设计调试。（当然使用的前提条件是有硬件平台） Signal Tap II ELA 组成框图 采样获得的数据会存储在器件的存储器块中，通过JTAG下载线可以把数据传回Quartus 中进行波形显示。 可以设置数据采集缓冲器（Buffers）的大小、数据采集方式和存...
matlab signaltap,一种matlab调用signaltap采集数据的方法
weixin_42173205的博客
03-20 421
[导读] 一种matlab调用signaltap采集数据的方法关键词：AD采集MatlabFPGA最近，在利用FPGA采集数据，前端是通过AD采集，然后直接输出给FPGA，需要分析采集到的数据，通常的办法只能在signaltap中，右击信号列表然后点击”Create SignalTap II List File”生成数据文件，操作如图1所示，图2为生成的数据文件，处理数据时先将文件中所有数据拷贝到...
在FPGA中实现DDS（波形可选，频率可调，signaltap ii调试，有注释）
08-02
代码为verilogHDL编写，有三个按键：一个控制波形（方波和正弦波），一个控制频率增加，一个控制频率降低。代码有注释，并在signaltap ii中验证成功。
Verilog：Quartus II13.1中实现DDS并使用SignalTap II Log Analyzer观察波形
Jason的博客
11-10 3497
环境：Quartus ii13.1 开发板：EP3416Q240C8 任务：在
DDS-Sine-Sweep-master_DDS-SIGNAL_DDS_DSPsinewave_
10-04
在这个项目中，DDS-SIGNAL可能指的是DDS信号生成模块，而DSPsinewave则可能表示使用DSP处理生成的正弦波信号。 DDS-Sine-Sweep-master项目可能包含以下关键知识点： 1. **DDS原理**：介绍DDS的工作原理，包括相位...
pg141-dds-compiler_Xilinx_pg141-dds_pg141-dds-compiler_
09-30
标签进一步明确了关键元素：“Xilinx”、“pg141-dds”和“pg141-dds-compiler”。"pg"通常代表“program guide”，是Xilinx发布的用户指南或编程指南的一种命名约定。因此，“pg141-dds”可能是针对DDS功能的特定...
OpenDDS-3.13.3.tar.gz
07-30
DDS中间件是一个软件层，从操作系统、网络传输和底层数据格式的细节中抽象出应用。相同的概念和api提供给不同的编成语言，使得应用在不同的操作系统、编成语言和处理体系架构之间交换信息。底层细节包括数据传输格式...
SignalTap II仿真步骤
11-27
Quartus ii中SignalTap II最简单的仿真步骤。
DDS实现正弦波的输出
07-17
不错的资料 值得一看 dds是一门很有意思的学术 本人也正在学习中
DDS 正弦波发生
05-15
本系统由FPGA、单片机控制模块、键盘、LCD液晶显示屏、DAC输出电路和末级放大电路构成。仅用单片FPGA就实现了直接数字频率合成技术（DDS），产生稳幅正弦波，并在数字域实现了AM、FM、ASK、PSK等四类调制信号。调制信号既可由用户输入参数由FPGA内部生成，也可以从外部输入。整个系统结构紧凑，电路简单，功能强大，可扩展性强。
Matlab实现DDS仿真
01-15
matlab实现DDS仿真，内附代码及仿真结果分析。为matlab编程部分内容
dds-unity：Unity项目与RTI Connector中的DDS集成.zip
最新发布
03-18
本主题聚焦于"dds-unity"，即如何在Unity项目中集成RTI Connector与DDS，以实现高效的数据交换。 DDS（Data Distribution Service）是OMG（Object Management Group）制定的一种中间件标准，它为分布式系统提供了...
DDS.rar_dds-9850_按键设置频率
09-14
综上所述，DDS-9850是一款具有按键设置频率功能的信号发生器，通过内部的DDS技术实现高精度和灵活性的信号生成，广泛应用于各种工程和科研场合。用户可以通过简单的按键操作来调整输出信号的频率和类型，满足不同...
数字示波器如何显示和测量正弦信号?
Agitek008的博客
02-02 2169
示波器顾名思义，即是显示电压波形的电子仪器。它可以将电压随着时间变化的规律通过图形显示出来。
signaltap采集数据到matlab,一种matlab调用signaltap采集数据的方法
weixin_34377744的博客
04-04 703
最近，在利用FPGA采集数据，前端是通过AD采集，然后直接输出给FPGA，需要分析采集到的数据，通常的办法只能在signaltap中，右击信号列表然后点击”Create SignalTap II List File”生成数据文件，操作如图1所示，图2为生成的数据文件，处理数据时先将文件中所有数据拷贝到ultraedit中，然后通过列模式提取需要处理的那列数据，拷贝到matlab中进行后续分析处理。...
matlab与FPGA联合产生一个正弦信号发生器（DDS原理介绍）
guorui的博客
07-21 4998
matlab与FPGA联合产生一个正弦信号发生器（DDS原理介绍）正弦信号的产生流程正弦信号离散化matlab的程序Verilog程序.v文件tb文件DDS的原理介绍DDS的基本结构.v文件 正弦信号的产生流程 正弦信号离散化 1.首先使用matlab产生一个正弦信号，并将连续的正弦信号离散化 2.将离散化的正弦波信号一个整周期存储到RAM中 2.1 将matlab中的正弦波数据导出进行定点化，RAM的规格设置为256*8.数据规格为1位符号位，7位小数位。 负数放入到RAM中都是以补码的形式存放的 负数的
signaltap 和 signaltap11
08-19
SignalTap和SignalTap II是Altera（现在是Intel）公司的两个版本的逻辑分析器工具。这两个工具都用于调试和分析FPGA设计中的信号，但有一些区别。 SignalTap是早期版本的逻辑分析器工具，适用于使用Quartus II软件进行FPGA设计的用户。它可以在设计中插入采样点，并以时序方式捕获和显示信号的波形。SignalTap提供了一些基本的波形观察和分析功能，可以帮助工程师理解和调试设计中的信号流动和状态变化。 SignalTap II，也称为SignalTap 11，是Quartus Prime软件中的改进版本的逻辑分析器工具。它在SignalTap的基础上增加了许多新功能和性能优化。SignalTap II提供了更强大的波形观察和分析能力，包括更大的采样深度、更高的采样速率和更灵活的触发条件设置。此外，SignalTap II还提供了更多的存储器资源，可以用于捕获和存储更多的波形数据。 总结来说，SignalTap适用于使用Quartus II软件的用户，而SignalTap II适用于使用Quartus Prime软件的用户。SignalTap II提供了更多的功能和性能优化，可以更好地满足高级调试和分析需求。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值