![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
pzs0221
这个作者很懒,什么都没留下…
展开
-
FPGA资源集合
FPGA有哪些优质的带源码的IP开源网站?https://www.fpga4fun.com/https://opencores.org/https://github.com/openhwgrouphttp://www.fpgacpu.org/links.htmlhttps://www.fpgaarcade.comhttps://digilent.com/reference/starthttps://github.com/analogdevicesinc/hdlhttps://wiki.ana原创 2023-04-08 21:41:02 · 81 阅读 · 0 评论 -
高速收发器SerDes
一、基础知识FPGA的SerDes接口原创 2021-03-01 08:58:55 · 469 阅读 · 0 评论 -
verilog语法
1、位选取通常写a[MSB:LSB],这里的MSB和LSB都要求是常数(或常数表达式)而如果写a[BASE :- WIDTH]或a[BASE +: WIDTH],则允许BASE改变(但WIDTH仍需为常数)原创 2020-12-08 14:20:26 · 328 阅读 · 1 评论 -
网络调试相关命令
一、cmd中的命令1、端口占用并关闭占用程序arp -ano | findstr "1234" //1234为端口号taskkill /f /t /im "19200" //19200是上一步查询得到的PID号2、查询网卡id、查询网卡信息、绑定目的IP和macnetsh i i show in //Idx为网卡号arp -a //查询 netsh -c i i add neighbors 12 192.168.123.222 00-11-22-33-44-55 //12为网卡号a原创 2020-12-06 09:00:12 · 9191 阅读 · 1 评论 -
BCD码转换
二进制转BCD的方法是通过左移,然后每四位判断是否大于4,满足则加3。这里我们采用一种移位加3的算法来实现这个二进制到BCD转换的功能。(当然如果数据范围比较小的情况下,比如几百个数字,我还是推荐在FPGA中使用查找表的方法来进行)算法:步骤如果某一权位(百位,十位,个位)大于或者等于5,那么此权位加3。将二进制数,左移1位到BCD移位寄存器中。如果二进制数据位都移动完毕,计算结束 返回步骤1图表表示://二进制数到BCD译码器模块 module BIN2BCD(CLK, EN原创 2020-11-05 17:47:37 · 1878 阅读 · 0 评论 -
FPGA状态机
1、状态空间定义2、状态跳转(时序逻辑)3、下个状态判断(组合逻辑)4、各个状态下的动作原创 2020-09-28 14:52:24 · 235 阅读 · 0 评论 -
quartus II使用
1、解决警告信息FPGA在写Verilog时编译警告,具体警告信息如下:Warning (18236): Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.原创 2020-09-27 12:45:06 · 8686 阅读 · 0 评论