verilog语法

已于 2022-12-24 08:21:29 修改
阅读量321 收藏
点赞数
分类专栏： FPGA 文章标签： fpga开发
于 2020-12-08 14:20:26 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/pzs0221/article/details/110872395
版权

FPGA应用主要有高速接口、存储、图像处理及通信信号处理等方面。
品牌：XILINX、ALTERA、LATTICE、高云、安路等

1、位选取

通常写a[MSB:LSB]，这里的MSB和LSB都要求是常数(或常数表达式)
而如果写a[BASE -: WIDTH]或a[BASE +: WIDTH]，则允许BASE改变(但WIDTH仍需为常数)

2、分频

Verilog实现偶数、奇数、半整数、分数（小数）分频

pzs0221
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
Verilog语法进阶
02-27
Verilog语法进阶 在本节中，我们将深入探讨Verilog语法的高级特性，涵盖测试模块的编写、语法详细讲解、测试平台的组成、并行块、强制激励等方面。 一、测试模块的编写目的 在Verilog设计中，测试模块的编写是...
通信基础知识
weixin_52510584的博客
08-07 905
在之前学习C语言时，我们了解了存储时的大端字节序(MSB,Most Significant Bit，最高有效位)与小端字节序(LSB,Least Significant Bit，最低有效位)问题，如果低字节存储在低地址位、高字节存储在高地址上，这种存储方式称为小端字节序(LSB)，反之则称为为MSB。我们知道计算机所能处理的是0、1、0、1这样的数字信号，表现在物理硬件上就是高、低电平，另外一个字节(Byte)由8个位(bit)组成，这样每个字节的数据就可以通过8个连续的高、低电平发送给对方了。...
数字IC秋招手撕代码（七）找序列中的第一个1
sz_woshishazi的博客
08-15 6629
阿里面试原题：用verilog实现找到序列中的第一个1，并输出其index。（MSB为例）
一文读懂大端、小端、字节序、MSB、LSB、MSBs、LSBs
wangyx1234的博客
04-24 2万+
一文读懂大端、小端、字节序、MSB、LSB、MSBs、LSBs: MSB 可能指 MSB（Most Significant Bit）或者 MSB（Most Significant Byte）。同理，LSB可能指LSB（Least Significant Bit）或者（Least Significant Byte） 2. MSBs:这种写法通常指的是高位的几个 bit，LSBs:这种写法通常指的是几位的几个 bit。 3. 字节序，指的是占用多个字节的数据在嵌入式设备的内存中或在网络通信链路中的字节排列顺
将单条lane输入的8bit数据按照用户设置的LSB/MSB进行拼接成用户设置的word（8/10/12/14/16bit）格式
weixin_42746219的博客
02-22 276
将单条lane输入的8bit数据按照用户设置的LSB/MSB进行拼接成用户设置的word（8/10/12/14/16bit）格式
Verilog学习4
m0_51159036的博客
04-12 283
但我可以向你保证，综合器没有厉害到能通过上下文，察言观色，“热心而正确”地帮你声明信号，它只会将其声明为 1 bit wire 型信号，当你本来需要使用一个超过 1 bit 的向量，但又忘记声明时，综合器往往就好心办坏事了。往往会忘记声明连接 IP 模块之间的中间变量，而这些变量的隐式声明就可能被综合器“好心办了坏事”。转载：信号变量有两种声明方式，一是使用 wire 或者 assign 语句进行显示声明和定义，二是综合器的隐式声明和定义。// b = 1 隐式声明并定于了 b。
Verilog语法基础讲解之参数化设计
02-27
### Verilog语法基础讲解之参数化设计 #### 一、参数化设计概念 在Verilog语言中，参数化设计是一种非常实用且强大的功能。通过这种设计方式，可以在编写Verilog代码时，为某些固定的数值（如计数器的最大值、模块...
Verilog语法
11-29
很详细地讲述了Verilog语法，同时还有具体的例子。深入浅出
FPGA verilog语法总结
12-29
"FPGA Verilog 语法总结" Verilog 是一种 Hardware Description Language (HDL)，用于描述数字电路的行为。它是 FPGA 设计的基础语言。FPGA 设计需要 Verilog 语言来描述数字电路的行为，然后再将其实现到 FPGA ...
深入浅出学Verilog--数据类型
孤独的单刀
09-13 4680
深入浅出学Verilog--数据类型
异步同步-----及大小端（MSB,及LSB）
明天你好
10-05 1996
异步通信(UART)指两个互不同步的设备通过计时机制或其他技术进行数据传输。异步通信中两个字符之间的时间间隔是不固定的，而在一个字符内各位的时间间隔是固定的。基本上，发送方可以随时传输数据，而接收方必须在信息到达时准备好接收。相反，同步传输是一个精确同步的位流，其中字符的起始是由计时机制来定位的。 异步通信中，数据通常以字符或者字节为单位组成字符帧传送。字符帧由发送端逐帧发送，通过传输线被接收设备...
Verilog中参数传递与参数定义
我的blog屋
07-31 3457
1、符号常的定义 用parameter来定义一个标志符代表一个常量，称作符号常量，他可以提高程序的可读性和可维护性。 parameter是参数型数据的关键字，在每一个赋值语句的右边都必须是一个常数表达式。即该表达式只能包含数字或先前已经定义的参数。 parameter msb=7; //定义参数msb=7 parameter r=5.7; //定义r为一个实型参数5.7 parameter byte_size=8,b
MSB和LSB
热门推荐
lx123010的专栏
12-22 5万+
1、LSB(Least Significant Bit)--最低有效位 LSB代表二进制中最小的单位，可以用来指示数字很小的变化。也就是说，LSB是一个二进制数字中的第0位（即最低位），具有权值为2^0，可以用来检测数的奇偶性。 2、MSB(Most Significant Bit)--最高有效位 MSB代表一个n位二进制数字中的n-1位，具有最高的权值2^(n-1).对于有符号的二进制数，负数采用反码或补码形式，此时MSB用来表示符号，msb为1表示负数，0表示正数。 注意：以上...
Verilog基础语法（2）之标量和向量、多维数组和存储器
m0_51965113的博客
04-29 3707
msb以及lsb可以是任何整数值–正负或零，不允许使用变量，而且Isb的值可以大于、等于或小于msb的值。但为了保持风格统一，也就是左边的值要比右边的值大，所以不建议lsb大于或等于msb。Verilog中常用的数据类型为wire、reg，两者都可以定义为一位变量和多位变量，其中一位的称为标量，多位的称为向量。在Verilog中，多维数组对应存储器，而向量可悲认为是一个深度为0的二维数组。位宽的表达方式在上下代码中应统一风格，一般以最左边为最高位，最右边为最低位。
Verilog基础知识（数值表示总结，signed，原码，反码，补码）
maxwell2ic的博客
06-08 2万+
定点数 原码表示 MSB是符号位，0表示正数，1表示负数。 D=(−1)aB−1∑i=0B−2ai2i−B+1D=(−1)aB−1∑i=0B−2ai2i−B+1 D=(-1)^{a_{B-1}} \sum_{i=0}^{B-2}a_i 2^{i-B+1} 比如，二进制0.110=(−1)0∗(1∗2−1+1∗2−2)=+0.750.110=(−1)0∗(1∗2−1+1∗2−2)=+0...
怎么用Verilog-A编写理想电路 （二）
最新发布
陆已十六
09-22 1140
Verilog-A16bit 理想ADC
大端小端，LSB和MSB
Engineering Lion的博客
09-03 1728
在verilog中碰到了lsb和msb，所以做一下解释： lsb 就是最低位有效，类似于wire [0:31]这样的顺序。 msb 就是最高位有效，类似于wire [31:0]这样的顺序。 还有计算机中还有大端小端的概念一块解释一下：举例：0X1234放入0X00和0x01俩个地址中。 大端：就是低数据位放高地址位。 小端：就是低数据位放低地址位。 上面的例子: 大端: 0x00(0x12),0x01(0x34); 小端: 0x00(0x34),0x01(0x12); ...
软硬件学习记录5—— Verilog语言中的数据类型
景墨轩
05-20 3381
Verilog语言中的数据类型 在 Verilog 语言中，主要有三大类数据类型：寄存器数据类型、线网数据类型和参数数据类型。 1、寄存器类型 reg 1.1 概述： 寄存器数据类型的关键字是 reg，reg 类型数据的默认初始值为不定值x reg 是最常用的寄存器类型，寄存器类型通常用于对存储单元的描述，如 D 型触发器、 ROM等。 寄存器类型信号的特点是在某种触发机制下分配了一个值，在下一触发机制到来之前保留原值。 reg类型的数据只能在 always 语句和 initial 语句中被赋值。 如果
Verilog 语法
05-30
Verilog是一种硬件描述语言（HDL），用于描述数字电路和系统。以下是Verilog常用的语法元素： 1. 模块声明 Verilog程序由一个个模块（module）组成。模块声明包括模块名、输入和输出端口等。 ```verilog module module_name (input port1, input port2, output port3); // 模块内部代码 endmodule ``` 2. 数据类型 Verilog支持多种数据类型，包括位、字、整数、浮点数等。 ```verilog // 位类型 reg [7:0] data; // 8位寄存器 // 字类型 reg [15:0] addr; // 16位寄存器 // 整数类型 integer count = 0; // 浮点数类型 real value = 3.14; ``` 3. 运算符 Verilog支持多种运算符，包括算术运算符、位运算符、逻辑运算符等。 ```verilog // 算术运算符 a + b; // 加 a - b; // 减 a * b; // 乘 a / b; // 除 a % b; // 取余 // 位运算符 a & b; // 按位与 a | b; // 按位或 a ^ b; // 按位异或 ~a; // 按位取反 // 逻辑运算符 a && b; // 逻辑与 a || b; // 逻辑或 !a; // 逻辑取反 ``` 4. 控制语句 Verilog支持多种控制语句，包括条件语句、循环语句和跳转语句等。 ```verilog // 条件语句 if (condition) begin // 代码块 end else begin // 代码块 end // 循环语句 for (i = 0; i < 10; i = i + 1) begin // 代码块 end // 跳转语句 case (signal) 2'b00: // 代码块 2'b01: // 代码块 2'b10: // 代码块 2'b11: // 代码块 endcase ``` 5. 实例化模块 Verilog允许在一个模块中实例化另一个模块。 ```verilog module module1 (input port1, output port2); // 模块内部代码 endmodule module module2 (input port3, output port4); module1 m1 (.port1(port3), .port2(port4)); endmodule ``` 以上是Verilog常用的语法元素，掌握这些基本语法是学习和设计FPGA电路的基础。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值