![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
HyperLynx
文章平均质量分 64
qinchunbao
职业是生活的资本,对工作的职责回归对行业的热爱!
AI Industrial IOT technological exploration,RF、ARM、ZYNQ、Sitara™……
展开
-
基于Hyperlynx VX.2.5 的DDR3仿真之三:Preparing for Simulation
仿真前还需要一些准备工作。比如一些模型的分配等。经过网络模型的添加,发现一个问题,zynq的器件模型中没有具体引脚的相关模型参数。由于在DDR布线时,vivado会生成一个有引脚延迟的.csv文档,截图如下: 而ddr仿真时hyperlynx中的模型分配,以及xilinx官网上下载的ibis模型文件中并不包含这些参数,ddr仿真时存在问题的。所以这里有个迷惑,了解到vivado还可以生成定制的ibis模型文件。参考Vivado Design Suite User GuideViva...原创 2021-03-23 18:39:58 · 743 阅读 · 1 评论 -
基于Hyperlynx VX.2.5 的DDR3仿真之二:Defining Net Classes
Defining Net ClassesContext: BoardSimYou can categorize a group of nets as a net class. This enables you to select a group of nets at once (by net class) or edit settings for a group of nets when the software provides this option.For example, you can cre原创 2021-03-23 18:24:46 · 410 阅读 · 0 评论 -
Zynq-7000 - Which IBIS models should be used for Zynq-7000 devices?
AR# 46871Zynq-7000 - Which IBIS models should be used for Zynq-7000 devices?解决方案 链接问答记录 描述描述Which IBIS model should I use for Zynq-7000 devices?解决方案The Zynq-7000 IBIS models are available on Xilinx.com underDevice Models->IBIS Models...转载 2021-03-23 13:17:25 · 725 阅读 · 0 评论 -
基于Hyperlynx VX.2.5 的DDR3仿真之一:Verifying That the Software Recognizes Your Design Correctly
这是一篇基于Mentor公司 Hyperlynx VX.2.5 仿真软件针对Xilinx ZYNQ 的ZC702 PCB上DDR3内存布局布线的信号完整性仿真分析。层叠结构设置,关键信号的仿真分析,有助于我们了解基于Hyperlynx 对 DDR3 进行信号完整性仿真的整个流程。首先我们从实际出发,我们根据实际板厂的叠层结构阻抗计算,调整了原PCB的叠层结构。首先打开Hyperlynx VX.2.5,导入brd文件。After open a board, Verifying That..原创 2021-03-22 18:02:16 · 1356 阅读 · 0 评论 -
Hyperlynx 转换Allegro 17.2的brd文件 环境变量设置!!!
一直找不到文件或路径》》》添加系统环境变量仍然不起做用,不起作用,不起作用然后在系统变量中找到path 选项双击,添加Cadence 目录路径:重启,搞定!原创 2020-07-18 10:22:03 · 1648 阅读 · 0 评论