- 博客(4)
- 资源 (8)
- 收藏
- 关注
RSS订阅转载 关于建立时间和保持时间
建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器；保持时间（Th：hold time）是指数据稳定后保持的时间，如果保持时间不满足要求那么数据同样也不能被稳定的打入触发器。建立与保持时间的简单示意图如下图1所示。图1 保持时间与建立时间的示意图
2016-04-28 21:46:34
1906
转载 接口电平标准
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL=2V；VIL<=0.8V。 因为2.4V与5V之
2016-04-28 21:41:20
4532
基于FPGA的别踩白块儿游戏
这是一个用verilog硬件描述语言写的FPGA上的别踩白块儿游戏，工程建立在altera的quartus ii上，提供了一种比较好的编程思路，可以根据该程序的思想写出更多的游戏作品。
2014-12-10
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人