- 博客(1)
- 资源 (3)
- 收藏
- 关注
原创 FPGA定时器的计数设置,是否要减1?(精密计数)
parameter T1US = 5'd20; //时钟晶振为20MHz /*******************************/ reg [4:0]Count_1US; reg is1US; always @ ( posedge CLK or negedge RSTn ) if( !RSTn )
2016-03-09 17:07:34 1237
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人