- 博客(9)
- 问答 (3)
- 收藏
- 关注
RSS订阅原创 硬件时序图软件——TimeGen_v3.3
硬件时序图软件——TimeGen_v3.3概要软件使用说明概要用visio画波形图，感觉这画波形图的效率不高、使用不够方便。自己是用过timegen软件，感觉画得比较快，方便时序对齐。软件现在使用的版本是TimeGen3.3.5使用说明...
2022-03-18 22:42:13
5242
7
原创 以太网帧格式
这个包结构为：以太网帧头 + IP数据报 + TCP/UDP数据包；0x01,0x60,0x6E,0x11,0x02,0x0F, 为目的物理地址；packet[0] ~ packet[5]。0xE0,0x05,0xC5,0xF3,0x29,0x00,为源物理地址；packet[6] ~ packet[11]。0x08,0x00：协议类型，0800为IP；packet[12] 、packet[13]。0x45：版本号和首部长度；packet[14]；0x00：TOS；packet[15]；0x00
2021-11-24 15:32:51
430
原创 ila数据存储与读取
存储write_hw_ila_data + 路径 + [upload_hw_ila_data hw_ila_*]读取open_hw_managerread_hw_ila_data {C:\Users\Administrator\Desktop\iladata.ila}display_hw_ila_data
2021-01-15 16:20:00
825
转载 Xilinx文档编号及其内容索引
Xilinx文档的数量非常多。即使全职从事FPGA相关工作，没有几年时间不可能对器件特性、应用、注意事项等等有较为全面的了解。本文记录了我自使用Xilinx系列FPGA以来或精读、或翻阅、或查询过的文档，及其主要内容。如果有新的会随时补录进来。以下按照个人理解对文档进行了分类，不一定恰当，也会有重叠的情况，欢迎提出意见。器件概述7系列器件ds180：7系列器件概述，介绍不同器件的资源、IO分布、工作频率、收发器数量、DSP类型、IO电压等等。ds190：Zynq-7000系列器件概述。u
2020-12-16 15:08:17
954
原创 YunSDR Y320 FPGA （一）
1.板卡硬件结构板卡由 ZYNQ 嵌入式处理器、AD9361 射频前端和电源电路构成，嵌入式处理器采用 Xilinx 集成可编程逻辑和 CortexA9 双核处理器架构的 ZYNQ 系列 XC7Z020，外设支持 10/100/1000M 以太网、USB OTG、TFcard、UART 串口和 PIO 等，结合 ADI 公司的AD9361 70~6000MHz 集成射频前端组成理想的软件无线电开...
2019-06-12 10:37:49
1651
转载 Matlab通信仿真常用函数
信源函数randerr 产生比特误差样本randint 产生均匀分布的随机整数矩阵randsrc 根据给定的数字表产生随机矩阵wgn 产生高斯白噪声 信号分析函数biterr 计算比特误差数和比特误差率eyediagram 绘制眼图scatterplot 绘制分布图symerr 计算符号误差数和符号误差率信源编码compand mu律/A律 压缩/扩张dpcmdeco ...
2019-01-15 13:03:23
5183
转载 无线通信中的最大比合并（MRC）分析
最大比合并是分集合并技术中的最优选择，相对于选择合并和等增益合并可以获得最好的性能，性能提升是由Array Gain带来的更高的信噪比，进而带来更好的误码率特性决定的。最大比合并(Maximal Ratio Combining)的实现方式即通过给分集的N路不同信号乘上一个不同的系数wi,i=1,2,……,N,系数的确定与N路分支的衰落系数hi,i=1,2,……,N...
2019-01-14 22:24:44
2813
原创 普通最小二乘法（ Ordinary Least Square，OLS）
我们以最简单的一元线性模型来解释最小二乘法。什么是一元线性模型呢？ 监督学习中，如果预测的变量是离散的，我们称其为分类（如决策树，支持向量机等），如果预测的变量是连续的，我们称其为回归。回归分析中，如果只包括一个自变量和一个因变量，且二者的关系可用一条直线近似表示，这种回归分析称为一元线性回归分析。如果回归分析中包括两个或两个以上的自变量，且因变量和自变量之间是线性关系，则称为多元线性回归分析。对...
2019-01-01 11:20:01
8882
3
空空如也
ad9361 Q路信号失真
2022-03-09
ad9361射频频率有偏差
2022-03-03
TA创建的收藏夹 TA关注的收藏夹
TA关注的人