自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

-+

上一步保存

qq_16923717的博客

暂时还没有描述

10月 09月 08月

翻译 2---要多尝试学习新的设计方式

It is easy to become comfortable with a methodology and feel that it is unnecessary to learn the latest design methods. This is a dangerous attitude, as it will cause a designer to lose effectiveness a

2017-10-19 15:46:03 281

原创 1---Vivado HLS开发流程简单介绍

在传统的FPGA设计流程中，一般是自顶向下的模块化设计，这些模块包括用户自己编写的RTL或者是供应商提供的IP核。而在Xilinx新推出的高生产力设计流程中是以IP为核心的，把所有的模块都看做是IP，封装为IP，最主要的是IP的设计是基于C语言的，最后通过HLS将C语言代码转化为RTL，这能极大的加快设计进程。从这段时间的学习来看，HLS综合出来的电路比我自己写的RTL更省资源，在时序方面可能会差一

2017-10-13 11:20:39 17046

log2and10.sv

FPGA实现对数log2和10*log10，32bit无符号数输入，10bit输出（高7bit为整数部分，低3bit为小数部分）。博客地址：https://blog.csdn.net/qq_16923717/article/details/99679548，这里可以看到算法

2019-08-16

CRC32的FPGA并行实现原理及MATLAB仿真

CRC32的FPGA并行实现原理及MATLAB仿真，包含文档和代码。博客地址：https://blog.csdn.net/qq_16923717/article/details/83826856

2018-11-12

IEEE Std 1364TM-2005: IEEE Standard for Verilog Hardware Description Language.

IEEE标准的Verilog，可以作为工具书查阅，这是2005版的

2018-07-18

Verilog Coding Styles for Improved Simulation Efficiency.

仿真了不同代码风格对仿真时间的影响，包括是否去掉无用的begin-end，`timescale的精度等

2018-07-18

FreescaleVerilogCodingStyle-飞思卡尔Verilog代码风格

FreescaleVerilogCodingStyle-飞思卡尔Verilog代码风格

2018-07-17

IEEE80211b_PHY_DBPSK

IEEE80211b_PHY_DBPSK 物理层的MATLAB仿真

2016-08-23

MATLAB_Simulink_for_Digital_Communication_program_for_student

基本的数字通信仿真，如信道、编码、扩频等，使用MATLAB脚本或者simulink

2016-08-23

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示

确定要删除当前文章？

取消删除