Zynq 7010笔记

deepsleeping

已于 2023-07-25 10:41:51 修改

阅读量1.1k

点赞数

分类专栏： Zynq 7010 笔记文章标签：笔记 fpga开发

于 2023-07-23 10:31:51 首次发布

本文链接：https://blog.csdn.net/qq_19324147/article/details/131875928

版权

Zynq 7010 笔记专栏收录该内容

1 篇文章

订阅专栏

文章介绍了Zynq7000芯片的结构，包括PS和PL部分，以及AXI通讯总线。Zynq7000常用于需要高速并行处理的场景。开发者使用Vivado和Vitis工具进行模块设计和应用开发，其中Vivado用于逻辑设计，Vitis用于编写C代码。文章还提供了AMD官网的Vivado下载链接。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

文章简介

本系列文章是博主一边研究FPGA一边记录的，从一个小白的视角开始。供大家参考，如果有不对的地方还请留言指出。
开发环境：Zynq-7010系列开发板，Windows 11 Pro Insider Preview 23H2，Vivado/Vitus 2022.02

Zynq 7000简介

Zynq 7000是Xilinx推出的FPGA芯片，在官网的分类是Soc，官网的链接：https://china.xilinx.com/products/silicon-devices/soc.html

先放两张官网的图：
在这里插入图片描述

相较于传统的FPGA，Zynq内部由PS(Processing system)和PL（Processing Logic）两个部分组成，PS和PL通过AXI总线进行通讯。所以Zynq开发的可行性相较于传统的更大，因为并不是所有的东西都需要FPGA并行的。

PS部分也就是处理系统，由APU和外设组成，其中APU就是由双核Arm Cortex-A9为核心的处理单元，外设包括IIC/SPI/USB通讯控制器，GPIO控制器和DDR控制器等。PL部分就是传统的FPGA逻辑单元。

PS和PL之间由AXI通讯总线进行通讯，AXI总线有AXI GP，AXI HP， AXI ACP三种接口，GP就是通用总线，HP为高性能总线，AXI是用来管理DMA等外设的总线。

目前国内市场用的主要是7010和7020两款芯片。

Zynq 7010结构如下，图片来源Vivado：
在这里插入图片描述

Zynq的应用场合一般都是需要高速并行的场所，比如图形处理加速/SDR等。

开发环境的搭建/Vivado的下载

AMD官网下载链接: https://china.xilinx.com/support/download/index.html/content/xilinx/zh/downloadNav/vivado-design-tools.html
这个链接下载的是一个vivado下载器，通过下载器往电脑里安装vivado和相关的组件，下载器需要你注册一个AMD账号，如下图:
Vivado安装器
其中Vivado用来进行模块设计和逻辑单元设计，Vitis用来进行Application设计。简单地说，Vivado用来写Verilog，Vitis用来写C。
如果这一步忘记吧Vitis选上，可以在Vivado中调出这个下载器。位置：Vivado->Help->Add Design Tools and or Devices
在这里插入图片描述