generate qsys 时报错Error: border: Error during execution of script generate_hps_sdram.tcl

已于 2024-02-06 15:02:35 修改
阅读量403 收藏 6
点赞数 8
文章标签： fpga开发 arm开发
于 2024-02-06 14:59:27 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_21383969/article/details/136056997
版权

我打开CD 里面的DE10_NANO_SoC_FB工程的qsys ， 用18.1 lite版， windows下 重新generate 没有报错，ubuntu 18.04.6 版本下 用18.1 lite版 重新generate 提示：
Error: border: Error during execution of script generate_hps_sdram.tcl: seq: add_fileset_file: No such file /tmp/alt9757_9181428272869757183.dir/0004_seq_gen/hps_AC_ROM.hex
Error: border: Error during execution of script generate_hps_sdram.tcl: Generation stopped, 3 or more modules remaining
Error: border: Execution of script generate_hps_sdram.tcl failed

没有修改任何东西，直接拷贝的。原封不动。
在这里插入图片描述
解决办法：
在ubuntu系统终端输入 sudo apt-get install make

然后再在qsys里面点击 generate

也可以参考这里：https://forum.rocketboards.org/t/de10-nano-manual-instructions-fail-to-compile-ghrd-on-ubuntu-solved/1282/9

Doreen的FPGA自留地2
关注
  • 8
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
RuntimeError: expected scalar type Half but found Float解决方案
weixin_43178406的博客
04-28 9万+
本文主要介绍了RuntimeError: expected scalar type Half but found Float解决方案，希望能对同学们有所帮助。 文章目录 1. 问题描述 2. 训练的解决方案 3. 预测的解决方案
LDPC.zip_generate H_generate_h.m_ldpc H矩阵_ldpc_generate.m_ldpc校验
09-23
LDPC信道编码仿真。generate_h.m生成校验矩阵H。用main_encode.m程序载入校验矩阵信息，用encode.m进行编码。
ELM.rar_ELM 参数设置_ELM 预测_hpelm参数说明_initpop_generate.m
07-14
elm 训练函数 调整参数可用于分类和预测，matlab语言编写，已调试
generate_RSA.zip_RSA.generate(1024)_rsa1024_rsa1024 c++_rsa大素数生成
09-19
生成大素数并检验以及生成RSA1024位公钥子程序，不使用库文件，源代码清晰有注释
generate_sequence.rar_generate Sequence_generate_sequence_markov
07-14
该程序用于生成一阶或二阶的由ACGT组成的马尔科夫序列，用户需要给出转移概率和序列长度
生成hps_0 出现./generate_hps_qsys_header.sh:行3: sopc-create-header-files: 未找到命令
qq_42585108的博客
09-27 1231
生成hps_0 出现./generate_hps_qsys_header.sh:行3: sopc-create-header-files: 未找到命令原因是：解决办法： 原因是： SOC EDS 安装的时候没有和Quartus的安装路径放在一起: 解决办法： 方法一： 将SOC EDS 重新安装到quartus的路径下 安装路径为：D:\FPGA\intelFPGA\18.1 方法二： 先找打sopc-create-header-files的路径 添加环境变量： export PATH=$PATH:/
【CUDA error: CUBLAS_STATUS_EXECUTION_FAILED】 解决方法
swr_better的博客
06-02 4590
RuntimeError: CUDA error: CUBLAS_STATUS_EXECUTION_FAILED when calling `cublasSgemmStridedBatched( handle, opa, opb, m, n, k, &alpha, a, lda, stridea, b, ldb, strideb, &beta, c, ldc, stridec, num_batches)`
计数器：generate语句的应用.rar_VHDL 计数器_vhdl_vhdl generate_vhdl genera_v
09-19
VHDL语言应用实例,计数器的设计,用GENERATE语句实现
fatal error: vgg_generated_120.i: No such file or directory
jiaken2660的专栏
02-01 5579
Problems: 编译opencv_contrib库时出现如下错误： fatal error: vgg_generated_120.i: No such file or directory Solutions: Step 1:在如下链接下载缺失文件 Step 2:将所有文件复制到如下目录里面 opencv_contrib/modules/xfeatures2d/src/ Step 3:重新m...
ROS error: Did you forget to specify generate_messages(DEPENDENCIES ...)?
qifengle315的博客
12-05 4401
我在自定义话题消息的时候编译出错： CMake Error at /home/sophie/ghl/catkin_ghl/build/learning_communication/cmake/learning_communication-genmsg.cmake:3 (message): Could not find messages which '/home/sophie/ghl/cat...
[ROS 系列学习教程] CMake Error: The current CMakeCache.txt directory is different...
热门推荐
淋曦的进击手记
03-29 3万+
零、问题描述 开始学ROS时，需要编译别人的功能包，常常把别人的工作空间拿过来使用，但编译时会出现各种错误，如下的目录问题： CMake Error: The current CMakeCache.txt directory /home/vistar/desktop/catkin_ws/build/CMakeCache.txt is different than the directory /ho...............
php fatal error: cannot redeclare,Fatal error: Cannot redeclare 常见问题_PHP教程
weixin_35554306的博客
03-18 4764
fatal error: cannot redeclare这种问题php教程 开发可能会碰到过，原因是很简单的，就是重复调用了相同名字的函数，function mydate($format='y-m-d h:i:s',$timest=0){global $cfg_cli_time;$addtime = $cfg_cli_time * 3600;if(empty($format)){$format ...
IC开发——VCS基本用法
飞鹤的程序员人生
05-28 856
VCS是编译型verilog仿真器，处理verilog的源码过程如下：VCS先将verilog/systemverilog文件转化为C文件，在linux下编译链接生成可执行文件，在linux下运行simv即可得到仿真结果。VCS使用步骤，先编译verilog源码，再运行可执行文件：编译命令的格式：vcs sourcefile [compile_time_option] （编译选项用来控制编译过程）执行仿真命令格式：./simv [run_time_option]
ZYNQ AXI4 FDMA内存读写
baidu_34971492的博客
05-28 98
如果用过ZYNQ的都知道，要直接操作PS的DDR 通常是DMA 或者VDMA,然而用过XILINX 的DMA IP 和 VDMA IP，总有一种遗憾，那就是不够灵活，还需要对寄存器配置，真是麻烦。对于我们搞 FPGA 的人来说，最喜欢直接了当，直接用FPGA代码搞定。现在XILINX 的总线接口是AXI4总线，那么熟 练自定义AXI4 IP挂到总线上就非常方便了。基于这个目的，定义了一个基于AXI4 FULL MASTER 的IP，暂且取名为FDMA。 ZYNQ 配置 测试代码： 3下板测试
FPGA实现多路并行dds
weixin_42553916的博客
05-22 675
多路并行dds，传统DDS的局限性在于输出频率有限。根据奈奎斯特采样定理，单路DDS的输出频率应小于系统时钟频率的一半。但是在很多地方，要使采样率保持一致，所以，为了提高采样率，可以采样多路并行dds技术，然后并转串输出，提高采样率。假如fs是100MHz，调用4个并行的dds，然后按照顺序将4路并行的dds拼接成一路（并转串），这样就相当于采样率是4*fs,即400MHz采样率下的数据。可以从上式中看出，4路dds的pinc（频率控制字）是一样，差别是在其相位差（poff）DDS0的poff是0；
飞腾+FPGA多U多串全国产工控主机
最新发布
YEYUANGEN的专栏
05-31 424
飞腾多U多串工控主机基于国产化飞腾高性能8核D2000处理器平台的国产自主可控解决方案，搭载国产化固件,支持UOS、银河麒麟等国产操作系统，满足金融系统安全运算需求，实现从硬件、操作系统到应用的完全国产、自主、可控，是国产金融信息安全中控机明星解决方案。
vivado 时序约束
cckkppll的博客
05-22 996
时序约束
RK3588+FPGA+AI高性能边缘计算盒子，应用于视频分析、图像视觉等
YEYUANGEN的专栏
05-31 294
搭载RK3588（四核 A76+四核 A55），CPU主频高达 2.4GHz ，提供1MB L2 Cache 和 3MB L3 ，Cache提供更强的 CPU运算能力，具备6T AI算力，可扩展至38T算力。
AttributeError: module 'paddle.vision.ops' has no attribute 'generate_proposals'
04-19
AttributeError: module 'paddle.vision.ops' has no attribute 'generate_proposals' 是一个错误提示，意味着在 paddle.vision.ops 模块中没有名为 'generate_proposals' 的属性。 这个错误通常发生在你尝试调用 paddle.vision.ops.generate_proposals() 函数时。可能的原因是你使用的 PaddlePaddle 版本不支持该函数，或者你没有正确导入所需的模块。 为了解决这个问题，你可以尝试以下几个步骤： 1. 确保你使用的是最新版本的 PaddlePaddle。你可以通过升级 PaddlePaddle 来获取最新的功能和修复的 bug。 2. 检查你的代码中是否正确导入了 paddle.vision.ops 模块。你可以使用 import paddle.vision.ops 来导入该模块。 3. 查看 PaddlePaddle 的文档或官方示例，确认是否存在名为 'generate_proposals' 的函数，并了解如何正确使用它。 如果以上步骤都没有解决问题，可能需要进一步调查和排查代码中的其他问题。希望这些信息对你有帮助！

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值